08CPU的结构和功能.ppt

2. 超流水线技术 在 一个时钟周期 内 再分段 （ 3 段） 不能调整 指令的 执行顺序 在一个时钟周期内 一个功能部件使用多次（ 3 次） 靠编译程序解决优化问题 流水线速度是原来速度的 3 倍 8.3 IF ID EX WR 0 1 2 3 4 5 6 7 8 9 10 11 12 13 时钟周期 指令序列 3. 超长指令字技术 采用 多个处理部件 具有 多个操作码字段 的 超长指令字（可达几百位） 由编译程序 挖掘 出指令间 潜在 的 并行性， 将 多条 能 并行操作 的指令组合成 一条 8.3 IF ID EX WR 0 1 2 3 4 5 6 7 8 9 10 11 12 13 时钟周期 指令序列 六、流水线结构 1. 指令流水线结构 完成一条指令分 7 段， 每段需一个时钟周期 若 流水线不出现断流 1 个时钟周期出 1 结果 不采用流水技术 7 个时钟周期出 1 结果 理想情况下，7 级流水 的速度是不采用流水技术的 7 倍 地址形成部件 指令译码部件 取操作数部件 取指令部件 操作执行部件 回写结果部件 修改指令指针部件 锁存 锁存 锁存 锁存 锁存 锁存 8.3 2. 运算流水线 完成 浮点加减 运算 可分 对阶、尾数求和、规格化 三段 分段原则 每段 操作时间 尽量 一致 锁存器 对阶功能部件 第一段 尾数加部件 锁存器 第二段 规格化部件 锁存器 第三段 8.3 8.4 中断系统 一、概述 1. 引起中断的各种因素 (1) 人为设置的中断 (2) 程序性事故 如 转管指令 溢出、操作码不能识别、除法非法 (5) 外部事件 (4) I/O 设备 (3) 硬件故障 用 键盘中断 现行程序 转管指令 … … 管理程序 2. 中断系统需解决的问题 (1) 各中断源 如何 向 CPU 提出请求 ？ (2) 各中断源 同时 提出 请求 怎么办 ？ (5) 如何 寻找入口地址 ？ (4) 如何 保护现场 ？ (3) CPU 什么 条件、什么 时间、以什么 方式 响应中断 ？ (6) 如何 恢复现场，如何 返回 ？ (7) 处理中断的过程中又 出现新的中断 怎么办 ？ 硬件 ＋ 软件 8.4 二、中断请求标记和中断判优逻辑 1. 中断请求标记 INTR 一个请求源 一个 INTR 中断请求标记触发器 多个INTR 组成 中断请求标记寄存器 INTR 分散 在各个中断源的 接口电路中 INTR 集中 在 CPU 的中断系统 内 1 2 3 4 5 n 掉电 过热 阶上溢 主存读写校验错 非法除法 键盘输入 打印机输出 8.4 2. 中断判优逻辑 ① 分散 在各个中断源的 接口电路中 链式排队器 ② 集中 在 CPU 内 (1) 硬件实现（排队器） 1 1 1 & 1 & 1 & 参见 第五章 INTR1 INTR2 INTR3 INTR4 INTR1 、 INTR2 、 INTR3 、 INTR4 优先级 按 降序 排列 INTP1 INTP2 INTP3 INTP4 8.4 第8章 CPU的结构和功能 第８章 CPU 的结构和功能 8.1 CPU 的结构 8.3 指令流水 8.2 指令周期 8.4 中断系统 8.1 CPU 的结构 一、 CPU 的功能 取指令 分析指令 执行指令，发出各种操作命令 控制程序输入及结果的输出 总线管理 处理异常情况和特殊请求 1. 控制器的功能 2. 运算器的功能 实现算术运算和逻辑运算 指令控制 操作控制 时间控制 数据加工 处理中断 二、CPU 结构框图 PC IR 指令控制 操作控制 时间控制 数据加工 处理中断 ALU 寄存器 中断系统 1. CPU 与系统总线 CU 时序电路 寄存器 ALU 中断 系统 CU CPU 控制总线 数据总线 地址总线 8.1 2. CPU 的内部结构 8.1 算术和 布尔逻辑 取反 移位 状态标志 内部 数据总线 寄存器 CU 中断 系统 ALU 控制信号 … C P U 1. 用户可见寄存器 (1) 通用寄存器 三、 CPU 的寄存器 存放操作数 可作 某种寻址方式所需的 专用寄存器 (2) 数据寄存器 存放操作数（满足各种数据类型） 两个寄存器拼接存放双倍字长数据 (3) 地址