数字逻辑设计及应用.ppt

2021/3/27 * 第7章 基本原理 基本时序元件 锁存器 和 触发器 时钟同步状态机 结构、类型 时钟同步状态机的分析（方法、步骤） 时钟同步状态机的设计 S-R型、D型、J-K型、 T型 电路结构、工作原理、功能表、特征方程、时序特性 不同触发器之间的相互转换 2021/3/27 * 第8章 设计实践 小规模集成（SSI）芯片 锁存器和触发器（开关消抖、总线保持） 中规模集成（MSI）芯片 多位锁存器和寄存器 计数器、移位寄存器 同步系统设计的其它问题 迭代、同步系统结构、时序 时钟偏移、选通时钟、异步输入 2021/3/27 * 计数器 行波计数器、同步二进制加法计数器的结构 计数器的应用 实现任意模m计数器（分频器） 用作序列信号发生器 获得m中取1码 2021/3/27 * 移位寄存器 移位寄存器的结构（串入、并入、串出、并出） 移位寄存器的应用 实现串/并转换 用作序列信号检测器 用作序列信号发生器 移位寄存器型计数器 环型计数器（m中取1码） 扭环计数器 线性反馈移位寄存器（LFSR）计数器 CLK CLR SIN QD QC QB QA Q0 Q1 Q2 Q3 反馈逻辑 2021/3/27 * 第7章教学大纲要求 重点学习掌握:基本时序元件 R-S型、D型、J-K型、T型锁存器、触发器的电路结构,工作原理,时序特性，功能表，特征方程表达式，不同触发器之间的相互转换;钟控同步状态机的模型图，状态机类型及基本分析方法和步骤，使用状态图表示状态机状态转换关系;钟控同步状态机的设计:状态转换过程的建立，状态的化简与编码赋值、未用状态的处理-最小风险方案和最小代价方案、使用状态转换表的设计方法、使用状态图的设计方法。 2021/3/27 * 第8章教学大纲要求 重点学习掌握:学习利用基本的逻辑门、时序元件作为设计的基本元素完成规定的钟控同步状态机电路的设计任务:计数器、位移寄存器、序列检测电路和序列发生器的设计;学习利用基本的逻辑门和已有的中规模集成电路（MSI）时序功能器件作为设计的基本元素完成更为复杂的时序逻辑电路设计的方法。 学习了解钟控同步状态机电路的设计的其他问题:组合电路与时序电路的比较,大型时序电路的结构划分,时钟歪斜，异步输入等。 2021/3/27 * 第8章 作业 8.13、 8.15、 8.18 8.29、 8.32 、 8. 36 、 8. 39 8. 45 、8. 59 、 8. 61、 8. 64 2021/3/27 * 环型计数器 1000 0100 0001 0010 有效状态 其他状态 D Q CK Q D Q CK Q D Q CK Q D Q CK Q CLK FF0 FF1 FF2 FF3 1000 0100 0001 0010 D0 D1 D2 D3 —— 非自启动的 无效状态 D0 = Qn-1 2021/3/27 * 有效状态 无效状态 D Q CK Q D Q CK Q D Q CK Q D Q CK Q CLK FF0 FF1 FF2 FF3 1000 0100 0001 0010 D0 D1 D2 D3 自启动的 自校正的 2021/3/27 * 扭环计数器（Johnson Counter） D Q CK Q D Q CK Q D Q CK Q D Q CK Q CLK FF0 FF1 FF2 FF3 D0 = Qn-1’ 0000 1000 1100 1110 1111 0111 0011 0001 无效 有效的状态循环 2021/3/27 * 第8章 时序逻辑设计实践 SSI型锁存器和触发器 MSI器件:计数器、移位寄存器 其它:文档、迭代、故障和亚稳定性 数字逻辑设计及应用 2021/3/27 * 移位寄存器 移位寄存器结构 串入串出、串入并出、并入串出、并入并出 MSI移位寄存器 串入并出74x164、并入串出74x166 通用移位寄存器74x194、74x299 移位寄存器的应用 用作计数器、序列发生器 进行串/并转换 2021/3/27 * 移位寄存器型计数器 一般结构: 反 馈 逻 辑 D0 = F ( Q0 , Q1 , … , Qn-1 ) 环形计数器: 1000 0100 0010 0001 最简单的: