XilinxVivadozynq7000入门笔记剖析.pdfVIP

IP Integrator flow 1. 创建RTL 工程 2. 创建IP Integrator Block Design 3. 添加zynq 处理器 ip 中搜索zynq，添加zynq7 Processing System，其中的BFM 版本为先前的IP 处理器版本。 鼠标右键点击FIXED_IO 和DD 接口，选择make external，连接到芯片外部。但此时处理是 完全未经过配置的，双击处理器进行配置。 自动添加的外部接口：（参考ug585 文档） FIXED_IO, 是专用的内部固化的外设IO，作用？ 54 个MIO 口， DDR_VRN,DDR_VRP: DDR DCI voltage reference pins, refer to UG933, Zynq-7000 AP SoC PCB Design and Pin Planning Guide. PS_SRSTB: Debug system reset, active Low. Forces the system to enter a reset sequence.