时序逻辑电路习题解答解读.pdfVIP

  • 12
  • 0
  • 约8.07万字
  • 约 37页
  • 2021-04-08 发布于湖南
  • 举报
自我测验题 1.图 T4.1 所示为由 或非 门构成的基本 SR 锁存器,输入 S、R 的约束条件是。 A .SR=0B .SR= 1C .S+ R=0D .S+ R=1 G G 1 1 R ≥1 S Q Q ≥1 S Q R Q G

文档评论(0)

1亿VIP精品文档

相关文档