- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第四章 DFT 基础
4.1 测试在半导体产品实现过程中的意义
一 半导体产品的实现过程
集成电路从设计到产品一般要经历以下几个步骤才能成为产品(如下图所示) :
综合 (synthesis) 制造
HDL 描述 版图 (layout) 裸片 (die )
验证 (verification)
测试 (test ) 测试
芯片( chip ) 产品 (product )
封装 (package)
1. 设计过程:集成电路设计一般从编写 HDL 代码开始, HDL 代码可能用 verilog ,也可能
用 VHDL 语言写成,可能是 RTL 级,也可能是门级。如果是 RTL 级,首先进行逻辑综
合、验证将设计转变成门级网表,然后进行布局布线变成最终的版图。
2. 制造过程:代工厂接受来自设计者的版图数据( GDSII )将其制成掩膜版( mask),然后
通过复杂的制造过程将期望的电路做在晶园片上, 这时晶园片上已经包含了若干个芯片
的原型--裸片( die )。
3. 晶园片测试:制造好的晶园片需要进行严格的测试然后划片、封装,实际上只有那些通
过测试的裸片才会进行封装, 而未通过测试的裸片被淘汰。 经过封装的裸片就变成芯片。
4 . 芯片测试:通过晶园片测试和封装的芯片还不能算真正的产品,它仍然要进一步进行测
试确认没有故障才能成为真正的半导体产品。
从这个过程可以看出,测试是半导体产品实现过程中一个必不可少的环节。
二 测试定义
测试实际上是指将一定的激励信号加载到需要检测的半导体产品的输入引脚,然后在
它的输出引脚检测电路的响应,并将它与期望的响应相比较以判断电路是否有故障的过程
(如图所示)。
被测电路 由图可以看出, 要实现测试, 首先
要有激励信号,这个激励信号就是所谓
的测试向量 (test vector )。激励信号由测
控制信号 试设备产生;然后要判断电路是否有故
激励 响应 障,就必须检测响应,并将实际检测的
测试设备 响应与期望的响应相比较,如果两者不
一致,我们就认为电路中有故障。当然
在这个过程中,测试设备要发出适当的控制信号,以使得整个测试过程得以顺利进行。
在测试领域,与测试向量相对应还有测试模式( test pattern),这两者的主要区别在于
测试向量仅仅包含激励信号,而测试模式不仅包含激励信号,而且还包含期望的响应。
1
由上面的分析可以看出,测试问题在测试前就是测试模式生成和测试模式验证(时序
验证)问题;而在测试时就是测试向量施加和测试响应检测及结果判断问题。
测试为最终的半导体产品的质量和可靠性提供一种度量。
测试是设计过程中验证 (Verification) 工作的继续, 它实际上是对实际芯片的验证过程。
即使
文档评论(0)