电子信息五人表决器电路设计.docxVIP

RUSER redacted on the night of December 17,2020 RUSER redacted on the night of December 17,2020 电子信息五人表决器电路设计 五人表决器电路设计 一、实训任务 1.实现五人表决器逻辑：多数通过 2.使用verilog语言编辑实现逻辑功能 Waveform File建立仿真波形文件 实训报告 二、实训要求 1、绘图必须规范、严谨，要求仿真成功。 2、不得相互拷贝和抄袭 实训内容 原理图 步骤图 程序 module fire_voter_ex(b1,b2,b3,b4,b5,u); input b1,b2,b3,b4,b5; output u; wire[2:0] add_result; assign add_result = b1+b2+b3+b4+b5; assign u = (add_result =3) 1:0; endmodule 结果分析 数据结果 当输入信号大于