山东大学05年数字电路期末试卷及答案.docxVIP

文档从网络中 文档从网络中收集.己重新整理排版.word版本可编辑.欢迎下我支持. PAGE PAGE #word版本口I编辑.欢迎卜载支持. 文档从网络中 文档从网络中收集.己重新整理排版.word版本可编辑.欢迎下我支持. 10. 10.芯片74LS04中,LS表示 Iword版本订编辑.欢迎卜载支持. 一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内, 每小題2分，共20分） 将十进制数（3.5） 10转换成二进制数是 【］ 1L11 ② 10.11 ③ 10.01 ④ 11.10 函数l 的结果是［］ AB 而 3. 一片2kX16存储容量的只读存储器（ROM）,有［］个字节 ②，0（N） ③ 2048@40964.下列关于TTL与非门的输出电阻描述中，正确的是①门开态时输出电阻比关态时大 ②两种状态都是无穷大输出电阻③门关态时输出电阻比开态时大 ④两种状态都没有输出电阻5.在ADCX作过程中，包括保持a,釆样b,编码c,量化d四个过程，他们先后顺序应该是［① abed ③ 2048 @4096 4.下列关于TTL与非门的输出电阻描述中，正确的是 ①门开态时输出电阻比关态时大 ②两种状态都是无穷大输出电阻 ③门关态时输出电阻比开态时大 ④两种状态都没有输出电阻 5.在ADCX作过程中，包括保持a,釆样b,编码c,量化d四个过程，他们先后顺序 应该是［ ① abed ② beda ③ cbad ④ badc 6.第一种具有实用意义的可编程器件是 ①PAL ②GAL ③ CPLD ④ FPGA 7.可以直接现与的器件是 ①05 ②PL门 ③ECL门 ④TTL门 8.一个时钟占空比为1： 4,则一个周期内高低电平持续时间之比为［ ①1： 3 ②1： 4 9. 一个二进制序列检测电路，当输入序列中连续输入5位数码均为1时，电路输出1, 则同步时序电路最简状态数为［ ①高速COMS ②低功耗肖特基 ③低速肖特基 ④低密度高速 二、 填空题（把正确的内容填在题后的括号内.每空2分，共30分?〉 如图1所示电路，有VrehVre「2.当输入电压时，输出电压为 , 当输入电压Vi〈Vref2时，输出电压为 . 图1 对于同步计数器74161,如果输入时钟是周期方波，在正常计数时，进位输出保持 高电平的时间为 个周期。 4位DAC中，基准电压=10V, D3D2D1D0TOIO时对应的输出电压为 . D触发器的状态方程为 ；如果用D触发器来实现T触发器功能，则T、 D间的关系为 ；如果要用D触发器来实现J-K触发器功能，则DJ.K 三者关系为 . 为了构成8Kx32blt的RA\1,需要 块2Kx8bit的RAM,地址线的高 位作为地址译码的输入。 PAL由 阵列， 阵列和 单元构成，其中， 阵列是可 编程的. 要构成17进制计数器最少需要 个触发器， 由555定时器构成的单稳触发器，输出脉寛Twa ? 三、 分析题（共30分） 0fl_2洋码 器o（7 分）己知七段数码管为共阴数码管，译码器为图2所示，输入是。一9的四位8421 BCD 码（）,为了使数码管显示出相应输入，则给出译码器7段输出（峽） 真值表，如果使用四位地址线的PROM实现该功能，画出阵列图。（ 0fl_2 洋 码 器 o（7 分） Ao 通过时序图分析如地丄枣 A： 分析图4所示時序电j虹 （1）该电路是同步的还是臬E （2）列出驱动方程，状态方程，输出方程，状态转移表和画出状态转移图. 图4 4.给出如图5所示电容正反馈多谐振荡器在充电和放电阶段的等效电路图?（8分） 图5 四、设计题（每題10分，共20分） 利用一片二?十进制译码器，接成一位全减器（即一位带借位输入的二进制减法电路）. 可以附加必要的门电路（A为被减数，B为减数，CI为借位输入，F为差，C。为借位 输出） 设计一个同步时序电路，只有在连续两个或者两个以上时钟作用期间两个输入信号X】 和X2 一致时，输出才为1,其余情况輸岀为0。 一、 选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内, 毎小题2分，共20分） ④ 2.③ 3.④ 4.③ 5.④ 6.① 7.① 8.② 9.② 10.② 二、 填空题（把正确的内容填在题后的括号内。每空2分，共30分 1、 V,, vREF2 TOC \o 1-5 \h \z 2、 1个 3、 ?6.25V 4、 Qn* =D,D-TQn+TQn , D = J? +、Q 5、 16, 2 6、 与，或，输出反馈，或 7、 5 8、 I.1RC 三、分析题（共30分） 1、解：列出真值表: 数字 a b c (1 e f g 0 1 1 1 1 1 1 0