软件无线电实验报告.docxVIP

软件无线电实验报告 软件无线电实验报告 软件无线电实验报告 基于 FPGA 的直接序列扩频发射机的设计 姓 名：学 号：联系电话：班 级：指导老师：完成时间： 2021-07-03 摘要.............................................................2 正文 一、项目名称....................................................2 二、项目描述....................................................2 三、实验要求....................................................3 四、实验设备与仿真环境........................................4 五、总体设计与系统框图........................................4 六、各模块设计与仿真 1）时钟模块.....................................................5 2）待发射模块设计..............................................7 3）卷积模块设计................... ............................10 4）扩频模块设计....................... .......... . ...........13 5）极性变换与内插模块设计................... ................15 6）基带滤波模块设计............................ ..............16 七、系统联调仿真........ ................ .... ...............17 八、MATLAB 仿真................................................18 九、实验总结与体会............................................20 扩展频谱通信系统（Spread Spectrum Communication System）是指将待传输信息的频谱用某个特定的扩频函数扩展后成为宽频带信号，送入信道中传输，接收端再利用相应手段将其解扩，从而获取传输信息的通信系统。扩频信号是不可预测的伪随机的宽带信号；它的带宽远大于欲传输信息（数据）带宽；具有类似于噪声的随机特性等。直接序列扩频(DSSS)是扩频通信方式中的一种，实现简单，应用广泛。 本文以Altera 公司的FPGA 为硬件平台, 以MAX-PLUSII 为设计工具, 实现直接基于FPGA 的直接序列扩频发射机的设计序列扩频(DSSS)发射机, 顶层采用图形设计方式, 各模块是基于Verilog HDL设计的。本设计中待发射信息是以循环读ROM 的方式读取, 信道编码采用(2,1,7)卷积码, 扩频模块采用扩频长度255的kasami 码, 极性变换模块为3bit 量化模式, 内插模块为每两比特间插入7bit, 输出滤波为16阶的FIR 滤波器。文中给出了本设计实现的系统整体方框图,Verilog HDL 代码实现及其仿真结果。仿真结果表明本设计精确度高, 稳定且输出无毛刺。 （1）用QUARTUS 或者MAXPLUS 软件实现直接序列扩频发射机基带部分硬件描述语言程序设计。要求有时序仿真的结果。 （2）自己根据信号流图设计。先估计所用资源的多少，选取合适的芯片。 （3）芯片请选用ALTERA 公司系列芯片。 （4）按正规实验报告格式撰写，并上交打印后的文稿, 要附程序。 四、实验设备与仿真环境 整个试验过程要用到的实验设备主要是一台PC 机以及相关的软件，主要的开发环境是Altera 公司的Quartus 软件，并使用Matlab 软件进行仿真检验。 五、总体设计与系统框图 将整个系统划分为如下几个模块:时钟模块, 这个模块将为其它各个模块提供时时钟信号; 待发射模块, 在时钟的控制下将待发射信息采用循环方式读取ROM 中的待发射信息，而ROM 中存储固定的200bit 信息；卷积模块的作用是对发射出来的信息进行卷积方式的信道编码，这样可以提高信号的抗干扰能力；扩频模块采用直接序列扩频的调制方式对卷积输出的信码进行数字调制；极性变换与内插模块是对调制后的