基于quarus ii图形输入电路的.docVIP

实验一 基于QUARTUS II图形输入电路的设计 实验目的 熟悉 Altera FPGA 开发流程，掌握 QuartusⅡ原理图输入设计的开发流程。 通过一个简单的3—8译码器的设计,掌握组合逻辑电路的设计方法。 实验原理 3-8译码器三输入，八输出。当输入信号按二进制方式的表示值为N时，输出端标号为N的输出端输出高电平表示有信号产生，而其它则为低电平表示无信号产生。因为三个输入端能产生的组合状态有八种，所以输出端在每种组合中仅有一位为高电平的情况下，能表示所有的输入组合。其真值表如表1-1所示 输入 输出 C B A D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 0 0