- 4
- 0
- 约8.87千字
- 约 14页
- 2021-09-07 发布于陕西
- 举报
PAGE 1
PAGE 1
内 容 摘 要
用VHDL语言在MAX+PLUS2环境下
设计一个带使能输入、进位输出及同步清零的十进制计数器。
设计一个带使能输入及同步清零的十二进制计数器。
设计一个带使能输入及同步清零的六十进制加法计数器。
设计一个四位二进制可逆计数器。
设计一个共阴7段数码管控制接口,在时钟信号的控制下,使六位数码管动态刷新显示上述计数器的计数结果。
最后在EDA实验开发系统实验操作。
目 录
TOC \o 1-3 \h \u
10645 一、概述 1
7457 二、 方案设计与论证 1
24452 三、单元电路设
您可能关注的文档
最近下载
- DBJ_T 13-250-2016福建省合成材料运动场地面层应用技术规程.pdf
- (服装设计与工程(智能穿戴))服装设计与工程概论试题及答案.doc VIP
- 《中国高危人群乙型肝炎病毒再激活防治指南(2026年版)》解读.pdf VIP
- 麻风病防治培训.ppt
- 2025 年大学服装设计与工程(服装设计工程)试题及答案.doc VIP
- 露天开采境界设计.ppt VIP
- (正式版)D-L∕T 1631-2016 并网风电场继电保护配置及整定技术规范.docx VIP
- 年产9000吨三氮唑及环保型促进剂项目后评价报告-全文.pdf VIP
- QSYCQ 5003-2021 卧式双筒分离器技术规范.pdf VIP
- 2026年预防卧床患者坠积性肺炎.pptx VIP
原创力文档

文档评论(0)