时序逻辑电路的分析与设计方法.ppt

第7章 时序逻辑电路的分析与设计方法;7.1 时序逻辑电路概述;2、时序电路逻辑功能的表示方法;3、时序电路的分类;电路图;例;2;3;4;5;例;2;3;4;例;2;3;4;设计要求;例;4;状态方程;比较，得驱动方程：;检查电路能否自启动; 设计一个串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如： 输入X 101100111011110 输入Y 000000001000110;原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状态，把多余的状态都去掉，从而得到最简的状态图。;4;比较，得驱动方程：;例;次态卡诺图;;电路图;7.4 寄存器和移位寄存器;图7-4-1 74LS175的逻辑图;7.4.2 锁存器 由同步D触发器组成的寄存器，称为锁存器。图7-4-2所示是双二位锁存器74LS75的逻辑电路图。 图7-4-2 74LS75的逻辑图 ;7.4.3 移位寄存器 移???寄存器不但具有寄存器的功能——可以暂存数码，还可以在移位脉冲的作用下数码依次左移或右移。无论左移还是右移都是相对于电路结构而言的。 1.单向移存器 图7-4-3所示为由4个边沿D触发器组成的移位寄存器。;图7-4-3 D触发器组成的移位寄存器;2.双向移存器 移存器不仅能进行单方向移动，通过控制信号，既能左移又能右移，构成双向移存器。;7.5 计 数 器;如果按计数器中计数值的变化趋势来分类，可分为加法计数器和减法计数器。随着计数脉冲的输入，计数值既可以增加又可以减少的计数器称为可逆计数器； 如果按计数器中数字的编码方式分类，可分成二进制计数器、二—十进制计数器（如8421BCD码十进制计数器）、循环码计数器等； 如果按能计数的最大值来区分，又有七进制计数器、六十进制计数器等等。;7.5.2 同步计数器 目前常用的同步计数器芯片主要为二进制和十进制计数器。 1.4位同步二进制加法计数器 2. 同步十进制加法计数器 3.同步可逆计数器;7.5.3 异步计数器 1.异步二进制计数器 异步计数器在做加1计数时采取从低位到高位逐位进位的方式工作，如果使用下降沿触发的T′触发器组成计数器，只需将低位触发器的Q端接至高位触发器的时钟输入端就行了。 2.异步十进制计数器;7.5.4 移位寄存器型计数器 1.环形计数器 2.扭环形计数器 （约翰逊计数器）;7.6 序列信号发生器;7.6.2 序列信号发生器 1.最大循环长度序列码发生器 （M=2n） 2.任意循环长度序列码发生器 （M＜2n）;3.最长线性序列发生器（M=2n－1） 若移存器的反馈函数为异或函数，其输出称为线性脉冲序列，称这种异或反馈式移存器为线性序列发生器，如图5-5-3所示。;图7-6-3 线性序列发生器示意图;本节小结：