数字电子技术教学课件4-3触发器的电路结构.pptVIP

4.3 触发器的电路结构 4.3.1 主从触发器 4.3.2 维持阻塞触发器 4.3.3 双D触发器74HC74芯片介绍 4.3.4 触发器的动态性能技术指标 4.3 触发器的电路结构 1. 锁存器与触发器 锁存器在E的高(低)电平期间对信号敏感 触发器在CP的上升沿(下降沿)对信号敏感 在VHDL中，对锁存器与 触发器的描述语句是不同的 4.3 触发器的电路结构 主锁存器与从锁存器结构相同 1. 电路结构 4.3.1 主从触发器 TG1和TG4的工作状态相同 TG2和TG3的工作状态相同 2. 由传输门组成的CMOS边沿D触发器 工作原理： TG1导通，TG2断开——输入信号D 送入主锁存器。 TG3断开，TG4导通——从锁存器维持在原来的状态不变。 (1) CP=0时: =1，C=0， Q?跟随D端的状态变化，使Q?=D。 工作原理： (2) CP由0跳变到1 : =0，C=1， 触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号 TG3导通，TG4断开——从锁存器Q?的信号送Q端。 TG1断开，TG2导通——输入信号D 不能送入主锁存器。 主锁存器维持原态不变。 D触发器的逻辑符号 当CP 由0 跳变为1时： 4.3.2 维持阻塞触发器（简要介绍） 1. 电路结构与工作原理 C 置0维持线 响应输入D和CP信号