课程设计 - 数字电子钟设计报告-终.docxVIP

课程设计 - 数字电子钟设计报告-终 数字闹钟设计报告 数字闹钟设计报告 目 录 1．设计任务与要求……………………………………………………………………2 2．设计报告内容 2.1实验名称………………………………………………………………………2 2.2实验仪器及主要器件…………………………………………………………2 2.3实验基本原理…………………………………………………………3 2.4数字闹钟单元电路设计、参数计算和器件选择…………………………3-7 2.5数字闹钟电路图……………………………………………………………8 2.6数字闹钟的调试方法与过程……………………………………………………8 2.7设计与调试过程的问题解决方案…………………………………………8 3.实验心得体会……………………………………………………………………9、10 1 数字闹钟设计报告 1．设计任务与要求 数字闹钟的具体设计任务及要求如下： (1) 有“时”、“分”十进制显示，“秒”使用发光二极管闪烁表示。 (2) 以24小时为一个计时周期。 (3) 走时过程中能按预设的定时时间（精确到小时）启动闹钟，以发光二极管闪烁表示，启闹时间为3s～10s。 2．设计报告内容 2.1实验名称 数字闹钟 2.2实验仪器及主要器件 （1）CD4511（ 4片）、数码管（4片） （2）74LS00（6片） （3）74LS138（2片） （4）74LS163（6片） （5）LM555（1片） （6）电阻、电容、导线等（若干） （7）面包板（2片）、示波器等 2 数字闹钟设计报告 2.3数字闹钟基本原理 要想构成数字闹钟，首先应选择一个标准时间源――即秒信号发生器。可以采用LM555构成多谐振荡器，通过改变电阻来实现频率的变化，使之产生1HZ的信号。计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要对计数器分别设计为60进制和24进制的，并发出驱动信号。各计数器输出信号经译码器到数字显示器，按“时”、“分”顺序将数字显示出来，秒信号可以通过数码管边角的点来显示。 数字闹钟要求有定时响闹的功能，故需要提供设定闹时电路和对比起闹电路。设时电路应共享译码器到数字显示器，以便使用者设定时间，并可减少电路的芯片数量；而对比起闹电路提供声源，应具有人工止闹功能，止闹后不再重新操作，将不再发生起闹等功能。 数字电子钟的逻辑框图如图所示。它由555集成芯片构成的振荡电路计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。 2.4数字电子钟单元电路设计、参数计算和器件选择 （一）计数器 （1） 标准时间源 使用LM555构成多谐振荡器，调整电阻改变频率，使得频率为1HZ。 3 数字闹钟设计报告 Vcc 8765RA87RB6234555 1234C51T=0.7（RA+2RB)C ， T=1S,C=220uF ， 计算得RA+2RB≈6.5K， 取RA=1.5K,RB=2.4K。 （2） 计时部分 译码2×CD4511译码2×CD4511M=24时计数器2×74LS163M=60分计数器2×74LS163M=60秒计数器2×74LS1631s555 a)六十进制计数 如秒计数器：分成个位和十位，个位模十，十位模六。个位从0000计数到1001， 利用置数端将个位从0000重新开始计数，同时将1001信号作为一个CP脉冲信号传给十位，让十位开始从0000开始计数。以此规律开始计数，直到十位计数到5，个位计数到9时，通过十位的置数端将十位清零，重新开始计数，并将此信号作为一个CP脉冲信号传给分计数器。 4 数字闹钟设计报告 Q0Q11CPCTPCTTQ2Q31Q0Q1CTPCTTQ2Q374LS163/CR/LD174LS163/CR/LD1 b）二十四进制计数 模24计数器采用同步方式, 使用两片74LS163芯片,cp脉冲均由分计数器提供．第一片制成模10计数器，将1001信号提取出来后给与清零端。第二片芯片制成模为3的计数器，原数据ＡＢＣＤ给予0000信号．将第一片芯片的0011信号与第二片芯片的0010信号提取出来给与第一片芯片的置数端与第二片芯片的清零端，上升沿过来之后