微电子技术概论全9版图设计.pptxVIP

Design Level of ICs SYSTEMMODULE+GATECIRCUITDEVICEGDSn+n+Design Level of IC1、System 对系统功能、性能和物理尺寸、设计模式、和制造工艺进行说明，确定最终芯片的尺寸、工作速度、功耗和系统的功能。2、Module 主要考虑系统的行为特性，常用的方法是用时序图或关系图对系统的功能进行描述，将系统分割成各个功能子模块，给出子模块之间的信号连接关系。Design Level of IC3、Gate 用文本(硬件描述语言)、原理图等方法对各模块进行具体的逻辑描述，得到一个表示系统功能的逻辑结构，反复测试其功能的准确性，对其进行优化设计。4、Circuit and devices 对逻辑设计进行电路实现，主要考虑电路的速度和功耗以及各元件的电性能。Design Level of IC5、Physical or LayoutVLSI设计中最费时的一步。将逻辑设计中的每一个逻辑元件、电阻、电容等以及它们之间的连线转换成集成电路制造所需要的版图信息。可自动或手动进行版图规划（Floorplanning）、布局（Placement）、布线（Routing）。物理级设计还包括设计验证（Verification），确保版图设计满足制造工艺要求和系统设计规范。Design Level of IC SYSTEMDSPCSMODULE 数电+CMOS GATECMOS CIRCUITDEVICEGDSn+n+VWH类似于机械零件图，版图是工艺工程师进行芯片制造的图纸 由于目前集成电路的主流工艺还是平面工艺（2D的），图纸也是2D的，不需要3D信息。 机械图的每一张图也是2D的，是要靠脑子形成3D形状，集成电路则是靠工艺直接形成实际2D构型的，其3D构型要靠多次2D加工逐层实现。版图和掩膜版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一套多层的几何图形，它包含了集成电路的尺寸大小、各层拓扑定义等有关器件的所有物理信息。集成电路制造厂家根据这些信息来制造掩膜，制造工艺中，通过光刻将掩膜上的图形逐次转移到硅片上直至完成全面图形加工。Photolithograph－光刻的简单示意图光刻胶发生光聚合反应1、制定版图规划2、设计实现3、检查验证4、参数提取及后仿真版图设计步骤制订版图规划 布局和布线基本元器件版图设计版图布局布线布局就是将组成集成电路的各部分合理地布置在芯片上。布线就是按电路图给出的连接关系，在版图上布置元器件之间、各部分之间的连接。由于这些连线也要有一定的芯片面积，所以在布局时就要留下必要的布线通道。基本图形－多边形 (polygon)用于覆盖那些无法用简单矩形覆盖的区域，如单元边界、晶体管、阱、接触孔、扩散区、栅等。使用多边形易于绘制复杂形状区域，易于拼接但计算机耗时较多。基本图形－线形 (path)由起点、终点、中间顶点以及宽度值确定的具有一致宽度的线状图形。主要用于连接器件和点对点的信号传送。版图设计规则为了保证器件正确工作和提高芯片的成品率，要求设计者在版图设计时遵循一定的设计规则。设计规则（design rule）是版图设计和工艺技术之间的接口。设计规则主要包括各层的最小宽度、层与层之间的最小间距等。 各工艺制造厂商对具体的设计规则都有详细的规定。设计规则1. 最小宽度(minWidth)最小宽度指封闭几何图形的内边之间的距离：在利用DRC(设计规则检查)对版图进行几何规则检查时，对于宽度低于规则中指定的最小宽度的几何图形，计算机将给出错误提示。最小宽度违规示例设计规则2. 最小间距(minSpace)几何图形外边界之间的最小距离：最小间距违规示例最小宽度违规示例二设计规则3. 最小交叠(minOverlap)交迭有两种形式：a)一几何图形内边界到另一图形的内边界长度(overlap) b)一几何图形外边界到另一图形的内边界长度(extension)以上三个设计规则在各个绘图层上都有具体规定最小交叠违规示例最小交叠违规示例二 Out4 ? Out3 ?Out1 ? Out2 ? 层次划分及层间连接导体层：能够传送信号，如扩散区、金属层、多晶硅层、阱等。隔离层：在垂直方向和水平方向将各个导电层互相隔离起来。接触和通孔层：在隔离层上开孔，使得上下层通过接触或通孔连接起来。选择层：这些层并不确定新的分层或者接触，而是定制或改变已有的导体层的性质。如MOS管的扩散区和有源区是同时确定的，而后的注入层将其确定为p型或n型区域。以上四种类型的层组合起来，就可以创建晶体管、电阻、电容、电感以及互连线等。版图设计所需要绘制的最小数目的分层称为绘图层。如隔离层是不需要绘制的，它是由工艺确定的。掩模层数目也和绘图层不尽相同，有