同步十进制加法计数器优化设计.pdfVIP

物理科学与技术学院 课程设计 同步十进制加法计数器设计 班 级： 指导老师： 学 生： 扬州大学本科生毕业设计（论文） 摘 要 集成电路设计愈发成为现代高科技的基石， 尤其是芯片设计， 几乎所有的电子系统 都需要芯片，而在芯片逻辑功能中，计数器就显得非常重要。市场上多数同步十进制计 数器多数采用 JK 触发器设计，而本设计采用 D 型主从触发器构成的同步十进制加法计 数器。 本设计采用 8421BCD 码的编码方式来表示一位十进制数。设计中采用 D 型主从触 发器构成 T 触发器来设计基本逻辑电路单元。本设计使用 Microwind 和 Dsc