二极管的有源区.pptVIP

运放对管 第三十一页，编辑于星期六：六点 四十八分。 大尺寸器件存在的问题： 寄生电容； 栅极串联电阻 大面积的栅极与衬底之间有氧化层隔绝，形成平板电容 第三十二页，编辑于星期六：六点 四十八分。 细长的栅极存在串联电阻，导致栅极两端电压不同 栅电压降低 第三十三页，编辑于星期六：六点 四十八分。 MOS管寄生电容值 MOS管栅极串联电阻值 第三十四页，编辑于星期六：六点 四十八分。 G S D 第三十五页，编辑于星期六：六点 四十八分。 设计方法 （1）分段── 大尺寸MOS管分段成若干小尺寸MOS管。 (b) 截成4段（W/L=50/1） (a) MOS管的W/L=200/1 第三十六页，编辑于星期六：六点 四十八分。 （2）源漏共用── 合并源/漏区，将4个小MOS管并联 (a)形成S-G-D、S-G-D…排列 第三十七页，编辑于星期六：六点 四十八分。 (b)左起第二个和第四个MOS管的、和漏互换 第三十八页，编辑于星期六：六点 四十八分。 (c)将相邻S、D重叠 第三十九页，编辑于星期六：六点 四十八分。 并联后MOS管宽长比与原大尺寸管宽长比相同； 并联小MOS管个数为N，并联管的宽长比等于原大尺寸管宽长比的1/N； 栅极串联电阻为原大尺寸管寄生电容的1/N 第四十页，编辑于星期六：六点 四十八分。 源漏共用只能在两个同类型MOS管中连接相同节点的端口之间实现； 源漏共用可以在两个有相同节点的同类型MOS管（如与非门的两个P管）之间实现 注意！ 第四十一页，编辑于星期六：六点 四十八分。 什么是版图？ 集成电路制造工艺中，通过光刻和刻蚀将掩膜版上的图形转移到硅片上。这种制造集成电路时使用的掩膜版上的几何图形定义为集成电路的版图。 版图要求与对应电路严格匹配，具有完全相同的器件、端口、连线 第一页，编辑于星期六：六点 四十八分。 栅极负责施加控制电压 源极、漏极负责电流的流进流出 导电沟道 一、单个MOS管的版图实现 第二页，编辑于星期六：六点 四十八分。 有源区 栅 导电沟道 有源区注入杂质形成晶体管， 栅与有源区重叠的区域确定器件尺寸， 称为导电沟道 1、图形关系 第三页，编辑于星期六：六点 四十八分。 只要源极、漏极以及导电沟道所覆盖的 区域称为有源区。 芯片中有源区以外的区域定义为场区。 第四页，编辑于星期六：六点 四十八分。 MOS管中电流由源极流向漏极。 沟道中电流流过 的距离为沟道长度； 截面尺寸为沟道 宽度。 电流方向 沟道长度 L 沟道宽度 W 2、器件尺寸设计 第五页，编辑于星期六：六点 四十八分。 设计中，常以宽度和长度值的比例式即宽长比（W/L）表示器件尺寸。 例：假设一MOS管，尺寸参数为20/5。则在版图上应如何标注其尺寸。 20/5 第六页，编辑于星期六：六点 四十八分。 3、图形绘制 第七页，编辑于星期六：六点 四十八分。 英特尔65纳米双核处理器的扫描电镜(SEM)截面图 第八页，编辑于星期六：六点 四十八分。 版图图层名称 含义 Nwell N阱 Active 有源扩散区 Pselect P型注入掩膜 Nselect N型注入掩膜 Poly 多晶硅 cc 引线孔 Metal1 第一层金属 Metal2 第二层金属 Via 通孔 常用图层 第九页，编辑于星期六：六点 四十八分。 注意： 不同软件对图层名称定义不同； 严格区分图层作用。 版图图层名称 含义 cc（或cont） 引线孔（连接金属与多晶硅或有源区） Via 通孔（连接第一和第二层金属） 第十页，编辑于星期六：六点 四十八分。 MOS器件版图图层 ——PMOS N阱——NWELL P型注入掩模——PSELECT 有源扩散区——ACTIVE 多晶硅栅——POLY 引线孔——CC 金属一——METAL1 通孔一——VIA 金属二——METAL2 第十一页，编辑于星期六：六点 四十八分。 MOS器件版图图层 ——NMOS N型注入掩模——NSELECT 有源扩散区——ACTIVE 多晶硅栅——POLY 引线孔——CC 金属一——METAL1 通孔一——VIA 金属二——METAL2 第十二页，编辑于星期六：六点 四十八分。 结构图 立体结构和俯视图 第十三页，编辑于星期六：六点 四十八分。 有源区（ACTIVE） 引线孔（CC） 金属一（METAL1） 多晶硅栅（POLY） N型注入掩模 （NSELECT） 第十四页，编辑于星期六：六点 四十八分。 版图设计中不需要绘制基片衬底材料以及氧化层 第十五页，编辑于星期六：六点 四十八分。 4、版图设计规则 版图设计规则一般都包含以下四种规则