数字电子技术基础全套-4.ppt

第 四 章;§4.1 概述 §4.2 组合逻辑电路的分析和设计方法 §4.3 常用组合逻辑电路 §4.4 组合逻辑电路的竞争－冒险现象;1.组合逻辑电路的分析与设计方法 2.常用组合逻辑模块的使用;数字电路;组合逻辑电路的框图;4.2 组合逻辑电路的分析和设计方法;逻辑图;最简与或表达式;;解：; 由真值表知：该电路可用来判别输入的4位二进制数数值的范围。;12;这是一个全加器电路;;例1：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。用与非门实现.;2.根据题意列出真值表;4、用与非门实现逻辑电路;例4.2.2：;3、化简;4、画逻辑图;用与非门实现;用与或非门实现; 4.3 若干常用的组合逻辑电路;普通编码器;图4.3.2;优先编码器;输入：逻辑0(低电平）有效;例4.3.1：试用两片74LS148组成16线－4线优先编码器。;;1;二、二－十进制编码器;§4.3.2 译码器;一、二进制译码器 ; 2 线— 4线译码器74LS139 （输出低电平有效）; 3位二进制译码器(3线-8线译码器);74HC138集成译码器;3线－8线译码器74HC138功能表;;39;例4.3.2：试用两片3线－8线译码器74HC138组成4线－16线译码器。;(1)片工作，(2)片禁止。若输入D3D2D1D0=0100时，译码器_____输出________________。;(2)片工作，(1)片禁止。若输入D3D2D1D0=1101时，译码器_____输出________________。;二、二－十进制译码器;集成8421 BCD码译码器74LS42;三、显示译码器; 半导体数码管;47;;; BCD－七段显示译码器;十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 2 0 0 1 0 1 1 0 1 1 0 1 2 3 0 0 1 1 1 1 1 1 0 0 1 3 4 0 1 0 0 0 1 1 0 0 1 1 4 5 0 1 0 1 1 0 1 1 0 1 1 5 6 0 1 1 0 0 0 1 1 1 1 1 6 7 0 1 1 1 1 1 1 0 0 0 0 7 8 1 0 0 0 1 1 1 1 1 1 1 8 9 1 0 0 1 1 1 1 0 0 1 1 9 ;A3A2;七段显示译码器7448引脚排列图;图4.3.18 用7448驱动BS201的连接方法;RBI和RBO配合使用，可使多位数字显示时的最高位及小数点后最低位的0不显示;四、译码器的应用 ;;当S1=1, S2′=S3′=0时,令A2=A, A1=B, A0=C ,则;画电路图;例：分析下图电路逻辑功能。;解：;这是一个全加器电路;§4.3.3 数据分配器与数据选择器;由74HC138构成的1路-8路数据分配器;二、数据选择器 ;1、2选1数据选择器;真值表;A1 A0 Y 0 0 D0 0 1 D1 1 0 D2 1 1 D3 ;型号:74HC153 双4选1数据选择器;集成8选1数据选择器74HC151;74HC151的真值表;扩展:;2片8选1数据选择器74LS151构成16选1的数据选择器;用数据选择器设计组合逻辑电路;确定数据选择器;求Di;画连线图;求Di的方法;求Di的方法;解：;比较L和Y，得：;另解:;④画连线图;例4.3.5（例4.2.2交通灯监视电 路）：;② 选2个地址输入端的4选1数据选择器(74HC153）;④画连线图;例：分析下图电路逻辑功能。;解:∵S1′=S2′=0;这是一个全加器电路;数据分配器和数据选择器一起构成数据分时传送系统;§4.3.4 加法器;加法运算的基本规则：;（1）半加器：;逻辑图;（2）全加器：;96;课本上采用了圈0的方法;（1）