编码器译码器与数码管显示实验.docxVIP

实验6 编码器译码器及数码管显示实验 圧」实验目的 拿握组育逻辑电路的分析测试与设计方法和步骤 熟悉怕码器、译码器等常用中规模集成电路（MSI）的杵能及使用方江. 熟蠡数码显示汗码器的网用. 152实验仪器设备与元器件 L硬件基础电路实验箱，乱拧示波器*数字万用表? 2, S4= A器件：74LS04. 74LS48,74L5138 . 7415143, 1^53实验概述 耍求找习：预习组合逻辑电路的分析和设讣力袪；总结组合逻辑电谿分析和设讣的步骤口 数字电路分为组合逻输电路和时呼逻辑电路两X真 由门电路M构成各种逻辑功能的组合逻辐电 路.如半加黔.全卯器、編硏器.译码器.数据选拝器等.其特点址：孔功能与时关.即谕出 状态只取决于当时的输入状态，血与以前的（输出〕状态无关：b.无记忆性元件,即没有记忆功能* C.尤反馈.支瞎?输出狗输入的单值函数“ 组合逻辑电路的分析： 分析组合逻啊电略的R的圧为了确定已知电路的逻側功能.其步藤人致如卜\ （1） 曲逻辑图写出吝输出端的逻辑农达戒； （2） 化简利变换各逻粋表达式； （3） 列出真值覆; （1）根那頁（fl屋和逻靳衣这式廿逻卅电路进打分析+最厉确宣梵功能匚 对于比较简单的细仃逻辑电路.有时也町以用㈱波形图的方法进行分析。*T?兔出锚，通常是很 挣;输入波形.逹级画汕输出波形，逻辑图的输出瑞与输入端波形之间的关話确定血陡 殂存逻常电昭的设计： （1）设计目标设定输入输出眞 并棍据逻辑关系要求列出真值表* ⑵ 据真値表写出慑小项表达式▼并进行卡诺用化简得出最简逻辑表达式F 3）据选押的器件把逻辑函数住达式转搀为所需的仍式： ⑷画出逻辑圏； 心」粮据逻辑图连线*实现其逻辑功能， 组A逻辑电路的设讣，通常以电路简单、阳用器件巌少为H杯「因此，对 般的逻辑衣达式都要用 代数注或卡请图也来进行优fib以眾得故简的逻辑衣込忒，能卅最少的门电歸来组成遗训电HL但赴在 眦字电路的设计中普灣采用中r小规模集成电路（片包括ft+n至數I个门〉产治 因此应根据具体 情况，仅可能减少所川的監杵数目和种类*这样可以建如装妤的电路结构紧谗.达到匸作町亜 組合逻轲电菇的测试’ 在组汁逻出电路的输入端和丄官片（注走in人的信徙蔓蟲大部行的输人纽佇），然社记啟输出结果 如果输出结果与输入還辑满足该电辟的设计亶求*則该电路的设讣是正确的.否則根摒樹出的结果分析 故障所狂.进荷凶进. 甫*纠件电路有加法器，译码轟.编码務.数惰透拝器*数舞分配器等*車枕室豔我们进行编码器 译码器实验： 编科就是赋予迭足的一系列二进制代码以同建的含义.74LS148 4-3编硏器》为八毎三线优 先編码器?八午谕入有力D2D7.八种状态.与之勾冈的输出悄为Al, A2.共三世―魅制数. 3 译硏是沖码的逆过釋.BJ将臬二进制IS译城电路的臬帥农念”译码魁是在数字电踣坷爆穆褰的 种苓喻入.多输出的俎合逻翼屯路。它的拒用是把给定的优码进行“韶译*\变成村战的狀态.便输 出迪逍中棉应的一路有右号输出.译曲髀在超宁系统中有亠泛的用不便用于代码的科换、终瑞的数 字星示*还用于数据分配.存贮器寻址和址會控制信号等*不同的功礎可选用不同种类的怦叫器. i弔码器可分为述削讦码幕和见示泮码器两大鼠射若乂分人变常诵码器相吒码住换谦码器. ⑴ 变載译阳器｛又称二进制译码髀h用以表示输入变盘的状杏，taaa-4线、3线一E线和4 线一茁线澤码器*若育n个输入变量.则有2■个不同的组含状态，就有2口个输出端供其隹用亠而毎 个愉出斯代丧前函数对应于n个瑜入变量的最小项. :进制讪离宅际上也总罚林冲瑜出刑凍刘廿配器 汁利用便能腳叱-个输入端愉入歡据信民 器件就成为 个数惘舟配器（又称多略甘配器儿如圈1.5」所爪’若在玄输入端■入数据信息，S2 = S =0,地址码所对应的输出是乩議据信息的反码［若从爲端输入数嗣倍息，^St-L Sj -a地址码所对 丽旳偷岀就是空确啟书倍息的临码.若敌据倍思是吋钟脉冲?则数抵分配器便成为时时脉冲分配器. 根据输人地til■的不同组合译出啡一地iilr他町用作地讹详碣器“接的搭路井配器.可将一个倍 号源的数据信息传输到不冋的地点， 閹15一 2宴观逻卅歯数二逬制泽阿器还能方硬地实现逻辑函數■如圏1 閹15一 2宴观逻卅歯数 图1.5.1作数据分配黔 （2） 敦碍显肩译码踊 a.七段发光二栈嚣（LEM数叶作 闻L.5.3 （a）,⑹为共関管和共阳竇的电路. 闻L.5.3 （a）,⑹为共関管和共阳竇的电路.G）为两种 不同出线形式的引出脚功能图. 个MD数码管可用来显示一位0T I进制独和个小数点.小蟹数码管＜0,5才和a 3巧寸）母 段发）^一楼计的正向压降.軌趾说（迪常为纤，绿、如松從I的働仪不同略右弟别.迪常约为2^ 5V.每个发光