触发器和时序逻辑电路.ppt

第21章 触发器和时序逻辑电路; 电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关。当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。;21.1 双稳态触发器;21.1 双稳态触发器;21.1.1 R－S 触发器; 触发器输出与输入的逻辑关系; 触发器输出与输入的逻辑关系;设原态为“0”态;0;设原态为“1”态;1;设原态为“1”态;1;基本 R－S 触发器状态表;2. 可控 RS 触发器;当C=0时;当 C = 1 时;当 C = 1 时;1;1;可控RS状态表;例：画出可控 R－S 触发器的输出波形;存在问题：;21.1.2 JK触发器;2. 工作原理;1;1;0;;0;0;;;3. JK触发器的逻辑功能;J K Qn+1;例：JK 触发器工作波形;C;C;基本R-S触发器;;;D触发器状态表;例：D 触发器工作波形图;C;21.1.4 触发器逻辑功能的转换;2. 将JK触发器转换为 T 触发器;3. 将 D 触发器转换为 T ′触发器;21.2 寄存器;21.2.1 数码寄存器;;21.2.2 移位寄存器;寄存数码;1;左移寄存器波形图;四位左移移位寄存器状态表;1;寄存器分类;21.3 计数器;21.3.1 二进制计数器; 二 进 制 数 Q2 Q1 Q0 ;1;异步二进制加法器工作波形;用D触发器构成三位二进制异步加法器;2. 同步二进制加法计数器; 二 进 制 数 Q2 Q1 Q0 ;四位二进制同步加法计数器级间连接的逻辑关系;三位同步二进制加法计数器;C;例1:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。;解：1. 写出各触发器 J、K端和C端的逻辑表达式;解：当初始状态为“000”时， 各触发器J、K端和C端的电平为;0;异步五进制计数器工作波形;例2:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。;列写状态转换表，分析其状态转换过程;异步六进制计数器工作波形;21.3.2 十进制计数器;二进制数;1. 十进制同步加法计数器;Q0;2. 异步十进制计数器;逻辑功能及外引线排列;逻辑功能及外引线排列;逻辑功能及外引线排列;;;74LS290 功能表;输入计数脉冲;;输入脉冲; 反馈置“0”法：当满足一定的条件时，利用计数器的复位端强迫计数器清零，重新开始新一轮计数。 利用反馈置“0”法可用已有的计数器得出小于原进制的计数???。 例：用一片74LS290可构成十进制计数器，如将十进制计数器适当改接，利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。;用一片74LS290构成十以内的任意进制计数器;例：六进制计数器;1;二片74LS290可构成100以内的计数器