zhao第九章硬件描述语言.pptxVIP

1;2;3;4;5;6;7;8;9; 二、模块内容 模块内容包括I/O声明、信号类型声明和功能描述。 （1）模块的I/O声明 模块的I/O声明用来声明模块端口定义中各端口数据流动方向，包括输入(input)、输出(output)和双向(inout)。I/O声明格式如下： input [msb:lsb] 端口1，端口2，端口3，…； //声明输入端口 output [msb:lsb] 端口1，端口2，端口3，…；//声明输出端口 例如，1位全加器的I/O声明为 input A, B, CI; output S, CO; ; （2）信号类型声明 信号类型声明是声明设计电路的功能描述中所用的信号??数据类型和函数。信号的数据类型主要有连线（wire）、寄存器（reg）、整型（integer）、实型（real）、和时间（time）等。 信号声明格式如下： wire [msb:lsb] 端口1，端口2，端口3，…； reg [msb:lsb] 端口1，端口2，端口3，…； （3）功能描述 功能描述是Verilog HDL程序设计中最主要的部分，用来描述设计模块的内部结构和模块端口间的逻辑关系，在电路上相当于器件的内部电路结构。功能描述可以用assign语句