数字逻辑设计及应用.pptxVIP

数字逻辑设计及应用会计学锁存器和触发器第2页/共113页几个概念：时钟（clock）、时钟周期、时钟频率时钟信号高电平有效触发沿（clock tick）、占空比（duty cycle）双稳态元件、亚稳态特性锁存器（Latch）触发器（Flip-Flop，F/F）S-R锁存器、D锁存器主从式触发、边沿触发D触发器、T触发器、J-K触发器、S-R触发器 输出 逻辑 G 状态 存储器 时钟下一 状态逻辑 F 输入 激励 当前状态输出 时钟信号激励方程驱动方程状态方程转移方程输出方程时钟同步状态机结构第3页/共113页时钟同步状态机分析第4页/共113页由电路图确定激励方程和输出方程（组合电路）将激励方程代入触发器特征方程得下一状态Q* —— 状态方程（转移方程），时序的利用状态转移方程、输出方程构造状态/输出表画出状态图、波形图（可选）检查电路是否可以自启动描述电路功能时钟同步状态机设计第5页/共113页根据命题构造状态/输出表状态化简（状态最小化）状态编码（状态赋值）建立转移/输出表（考虑未用状态的处理）选择触发器作为状态存储器得到激励方程和输出方程画逻辑电路图第6页/共113页数字逻辑设计及应用第8章 时序逻辑设计实践SSI型锁存器和触发器MSI器件：计数器、移位寄存器其它：文档、迭代、故障和亚稳定性8.1 时序电路文档标准第7页/共113页一般要求：（P479）逻辑符号