基于Quartus-ll的1位全加器的设计.docxVIP

? ? 基于Quartus-ll的1位全加器的设计 ? ? 文章目录 一、原理图输入 1.1、创建半加器原理图文件 1.2、创建全加器顶层文件 二、Verilog编程 一、原理图输入 新建工程File→New Project Wizard点击next到下图：选择保存路径，输入工程名。选择芯片：然后一直next，直到最后点击Finish。 1.1、创建半加器原理图文件 1、新建文件2、在编辑窗中调入元件，完成半加器的原理图输入直接双击空白处，从Symbol窗中选择需要的符号，或者直接在name文本框中输入元件名，在这里需要and2，xor，然后时输入输出管脚，连好电路。3、存盘编译File→Save As，然后点击三角形编译警告可以不用管4、将设计项目设置成可调用的元件File→Create/Update→Create Symbol Files for Current File 5、半加器仿真①新建波形文件File→new ②Edit-Insert-Insert Node or Bus（也可直接双击左边空白处）按下面步骤完成后对波形进行设置，选取某段将其值设为1：仿真： 1.2、创建全加器顶层文件 1、同上创建原理图文件2、在调入元件时，在name栏输入上面设计的半加器的名字调出半加器，完成下图：3、将该文件设为