第9章仿真实验：异或门和同或门.pdfVIP

仿真实验　 异或门和同或门 一、实验目的 １． 通过逻辑电路测试与门、与非门、或门、或非门的真值表。 ２． 将不同门电路的真值表相比较。 ３． 用逻辑分析仪显示与非门、或非门的时间波形图。 二、实验器材 字信号发生器１台；逻辑分析仪 １台；直流电源１个；逻辑开关２ 个；逻辑探头３ 个； 异或门１个；同或门１个；电阻：１ｋΩ，２个；１０ ｋΩ，１个。 三、实验原理及实验电路 ＝ ＋ 异或门ＸＯＲ的逻辑函数式为Ｙ ＡＢ ＡＢ，其特点是“相同出１，相反出０”。 同或门ＸＮＯＲ是一个输出端带反相器的异或门，输出跟异或门刚好相反。 ＸＮＯＲ 的 ＝ ＋ 逻辑函数式为：Ｙ ＡＢ ＡＢ，其特点是：“相同出１，相反出０”。 图Ｅ９４所示为测试异或门真值表的逻辑电路。 图Ｅ９４　 测试异或门真值表的电路 图Ｅ９５所示为测试异或门时间波形曲线的逻辑电路。 图Ｅ９５　 测试异或门时间波形曲线的电路 １ 图Ｅ９６所示为测试同或门真值表的逻辑电路。 图Ｅ９６　 测试同或门真值表的电路 图Ｅ９７所示为测试同或门时间波形曲线的逻辑电路。 图Ｅ９７　 测试同或门时间波形曲线的电路 四、实验步骤 １ 建立如图Ｅ９４所示的实验电路，单击仿真开关运行动态分析。 通过逻辑开关在 异或门的输入端加上０或１，根据输入逻辑探头和输出逻辑探头的亮暗变化，完成异或门 的真值表，见表Ｅ９．２。 表Ｅ９．２　 异或门真值表 Ａ Ｂ Ｙ ０ ０ ０ １ １ ０ １ １ ２ 建立如图Ｅ９５所示的实验电路，字信号发生器按图设置。 单击仿真开始运行动 ２ 态分析。 当数字信号发生器在异或门的每个输入端加入一系列的脉冲信号时，输入端就 会有相应的逻辑输出。 异或门的时间波形图显示在逻辑分析仪的屏幕上，上面的三条方 波曲线，第一条为Ｂ 端输入波形，第二条为Ａ 端输入波形，第三条为Ｙ端输出波形。 在实 验报告中画出异或门的时间波形。 ３ 建立如图Ｅ９６ 所示的实验电路。 在异或门的输出端加上一个反相器就等于 一个同或门ＥＮＯＲ。 单击仿真开关运行动态分析。 通过逻辑开关在同或门的输入端 加上０ 或１，根据输入逻辑探头和输出逻辑探头的亮暗变化，完成同或门的真值表， 见表 Ｅ９．３。 表Ｅ９．３　 同或门真值表 Ａ Ｂ Ｙ ０ ０ ０ １ １ ０ １ １ ４ 建立如图Ｅ９７所示的实验电路，字信号发生器按图设置。 单击仿真开始运行动 态分析。 当数字信号发生器在或非门的每个输入端加入一系列的脉冲信号时，输入端就 会有相应的逻辑输出。 同或门的时间波形图显示在逻辑分析仪的屏幕上，上面的三条方 波曲线，第一