存储器测试题.docx

1、现有 1024×1 的存储芯片，若用它组成 16K×8 的存储器，试求： 实现该存储器所需的芯片数量； 若将这些芯片分装在若干块板上，每块板的容量为 4K×8，该存储器所需的地址线总位数是多少？其中几位用于选板？几位用于选片？几位用于选片内单元。 2、某存储器容量为 16K×8，用 4K×4 的 SRAM 芯片组成，由 R/W 线控制读写，设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑及片选信号的极性。 3、用容量为 16K×1 的 DRAM 芯片组成 64KB 的存储器。设存储器的读写周期为 0.5μs，CPU 在 1μs 内至少要访存一次，问哪种刷新方式比较合理？相邻两行之间的刷新间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 4、现有 2K×1 的 ROM、4K×1 的 RAM 和 8K×1 的 ROM 三种存储芯片， 若用它们组成容量为 16KB 的存储器，前 4KB 为ROM，后 12KB 为RAM。 各种存储芯片分别用多少片？ 正确选用译码器及门电路，并画出相应的逻辑结构图。 5、某计算机为定长指令字，指令字长为 12 位，每个地址码占 3 位， 试提出一种分配方案，使该指令系统包含：4 条三地址指令、8 条二地址指令、180 条单地址指令。 6、某计算机字长为 16 位，主存容量为 64K 字，采用单字长单地址指令格式，共有 64 条指令。试说明： 若采用直接寻址，指令能访问多少主存单元？ 为扩大寻址范围，采用直接/间接寻址，需要一位间址标志位， 指令的寻址范围为多少？指令直接寻址的范围为多少？ 7、指令格式如下所示，OP 为操作码字段，试分析指令格式特点。 OP— OP — 源寄存器 变址寄存器 偏 移 量 解： ①所需芯片数 = 16K×8 / 1K×1 = 128（片） ②板块数 = 16K×8 / 4K×8 = 4（块）； 板块上芯片数 = 4K×8 / 1K×1 = 32 （片），8 并 4 串；地址线总数 = ㏒ 16×1024 = ㏒ 214 = 14（根）。 地址线中：用于选板地址线数 = ㏒ 4 = 2；用于选片地址线数 = ㏒ 4 = 2；用于选片内单元地址线数 = ㏒ 1024 = ㏒ 210 = 10（根）。 解： 所需芯片数 = 16K×8 / 4K×4 = 8（片），8 片 4K×4 的 SRAM 芯片应以 2 并 4 串的形式组成 16K×8 的存储器。采用 2：4 译码产生片选，逻辑结构图如下： 2:4Y3 2:4Y 3 13 译 Y 2 码 Y 1 器 Y 0 12 4 7 A Y =A A 0 12 13 Y =A A 1 12 13 Y =A A 2 12 13 Y =A A 3 12 13 0000H～0FFFH 1000H～1FFFH 2000H～2FFFH 3000H～3FFFH A ～A 0 11 CS CS CS CS CS CS CS CS RAM RAM RAM RAM RAM RAM RAM RAM 4K×4 4K×4 4K×4 4K×4 4K×4 4K×4 4K×4 4K×4 #0 #1 #0 #1 #0 #1 #0 #1 D ～D 0 3 D ～D R/W 解： ①用 16K×1 的 DRAM 芯片组成 64K×8（KB 指示单元位数是 8）的随机存储器，芯片数 = 64K×8 / 16K×1 = 32（片）；32 片 16K×1 的 DRAM 芯片应以 8 并 4 串的形式组成 64K×8 的随机存储器。 片应以 8 并 2 串的形式组成 4K×8 的只读存储器。采用 2：4 译码产生片选，逻辑结构图如下：……… ②16K×1 的 DRAM 芯片是由 128×128 阵列组成，若集中刷新会形成 128×0.5 = 64 μs 的死区；分散刷新读写周期变长为 1μs。因此不能满足 CPU 在 1μs 至少访问一次存储器的要求，应该用异步刷新。 设刷新是 2ms，则相邻两行的刷新间隔为 2ms÷128 = 15.60μs； 对所有存储单元刷新一遍的实际时间为 15.60×128 = 1996.80μs。 解： ①8K＞4K，所以 8K×1 的 ROM 芯片无法利用；只能用 2K×1 的 ROM 芯片组成 4K×8 （KB 指示单元位数是 8）的只读存储器，芯片数 = 4K×8 / 2K×1 = 16（片）。 用 4K×1 的 RAM 芯片组成 12K×8 的随机存储器，芯片数 = 12K×8 / 4K×1 = 24 （片）。 ②16 片 2K×1 的 ROM 芯片应以 8 并 2 串的形式组成 4K×8 的只读存储器，24 片 4K ×1 的 RAM 芯片应以 8 并 3 串的形式组成 4K×8 的只读存储器。采用 2：4 译码产生