原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
内容提纲;Verilog HDL描述的电路设计;Verilog HDL 简介 ;门级原语;二路选择器的其它表示方式;二路选择器的其它表示方式;小结;Verilog HDL设计举例;一位全加器;一位全加器;四位全加器;四位全加器;n位全加器;修改模块参数;74LS381 ALU功能;74LS381 ALU功能;74LS381 ALU功能;一位全加器的Case语句描述;Verilog HDL设计举例;D锁存器与D触发器;带复位功能的D触发器;带异步清0的N位寄存器;4位移位寄存器;N位移位寄存器;四位递增计数器;有并行载入端的四位递增计数器;摩尔型状态机的Verilog描述;;米里型有限状态机的Verilog描述;;内容提纲;Xilinx FPGA;FPGA;FPGA的逻辑块;FPGA实现逻辑函数举例;;Xilinx FPGA系列;ISE设计流程;ISE操作方法;新建项目;添加Verilog源文件;双击.v文件，即可调出源文件;综合、实现、配置;行为仿真;2.选择;引脚映射;2;将顶级模块中的信号，
与FPGA引脚相绑定;组成原理子板的硬件资源与FPGA引脚的对应关系;实验箱;补充;Verilog中如何声明“存储器”;n位全加器;模块实例化时的参数传递;;配置FPGA
文档评论（0）