- 1、本文档共6页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
FINFET技术论文
摘要: FinFET结构相比传统的平面型晶体管能更好的抑制短沟效应.同时,由于不需要对沟道进行重掺杂,避免了离散的掺杂原子的散射作用,能提高载流子迁移率。由于能减少漏电流,提高稳定性,FinFET对于今后要发展的高集成,低功耗的器件来说是一个很好的解决方法,在器件尺寸发展到22nm以后取代平面型晶体管工艺是趋势.
早期的IC制程基本都是基于传统的平面型晶体管结构,平面型晶体管指的是MOSFET的源极、漏极、栅极和沟道的横截面处于同一平面上的晶体管。虽然平面型晶体管技术发展至今已经相当的成熟,成本也日趋低廉,但随着特征尺寸的不断缩小,漏电流和短沟效应对性能的严重影响使得平面晶体管技术已达到瓶颈阶段。为延续传统平面晶体管技术的寿命,同时克服特征尺寸缩小带来的负面效应,制造厂商开发出了很多能够改善传统晶体管性能的技术。这些技术中,有面向改善沟道性能的应变硅技术和改善栅极性能的高K金属栅技术(HKMG)。虽然应变硅和HKMG技术曾经相当有效,但特征尺寸减小到32nm以后,这些技术也开始面临难题。例如,Intel的应变硅技术在32nm节点中已经发展到第4代,而在第4代应变硅技术中,PMOS管源漏区中eSiGe层掺杂的Ge元素比例已经达到了40%,所以很难再为沟道提供更高级别的应变。另外,其高K金属栅技术在32nm工艺中也已经发展到了第2代,其中High-K绝缘层的厚度已经减小到0.9nm,目前的技术,氧化层厚度很难再减薄下去1。所以,传统平面型晶体管所面临的问题越来越难解决。针对这一系列问题,一种新型器件结构Fin-type field-effect transistors (FinFETs)越来越受到人们的关注,Intel的22nm工艺便采用了这种结构。本文将介绍”FinFET”技术以及它如何缓解这些难题,成为目前小尺寸技术发展的方向。
1 FinFET概述
FinFET称为鳍式场效晶体管(Fin-type Field-effecttransistor),是一种新结构的互补式金属氧化物半导体晶体管。这项技术的发明人是加州大学伯克利分校的胡正明教授。在FinFET的架构中,闸门成类似鱼鳍的叉状3D结构,可于电路的两侧控制电路的接通与断开。图1便是传统的SOI FinFET结构。
随着近年来对FinFET器件的白热化研究,现在的FinFETs已经发展成一个大的家族。从是否有SiO2埋氧层以及其特点出发,分为Silicon-on-Insulator(SOI)FinFET,Bulk FinFET,Body-on-Insulator(BOI)FinFET等,如图2所示;从Gate的数量和形状出发,分为双栅,三栅,Ω栅,环栅等,如图3,4所示。
2 FINFET的优势
FinFET器件相比传统的平面晶体管来说有明显优势.首先,FinFet沟道一般是轻掺杂甚至不掺杂的,它避免了离散的掺杂原子的散射作用,同重掺杂的平面器件相比,载流子迁移率将会大大提高。图5展现了Fin的掺杂对载流子迁移率的影响。
另外,与传统的平面CMOS相比,FinFET器件在抑制亚阈值电流和栅极漏电流方面有着绝对的优势。FinFET的双栅或半环栅等立体鳍形结构增加了栅极对沟道的控制面积,使得栅控能力大大增强,从而可以有效抑制短沟效应,减小亚阈值漏电流。由于短沟效应的抑制和栅控能力的增强,finFET器件可以使用比传统更厚的栅氧化物,这样FinFET器件的栅漏电流也会减小。图6为FinFET与PDSOI(平面的全耗尽超薄晶体管,在平面晶体管中属于前沿技术)对漏电压感应源势垒下降效应(DIBL)的控制作比较。显然,FinFET优于PDSOI。
并且,由于FinFET在工艺上与CMOS技术相似,技术上比较容易实现。所以目前已被很多大公司用在小尺寸IC的制造中.
3 FINFET的工艺流程
对于FinFET的制程工艺,我们以SOI FinFET为例。如图7,首先是源漏及沟道的图形定义;然后长栅氧和栅;再进行源漏注入和电极生长3。图8为Fin的形成.在工艺上,形成这种极细的fin需要使用间隔物(spacer)去光刻。这种间隔物在蚀刻过程中需要去除,再形成Fin。间隔物的宽度需要严格统一,以便减少Fin的宽度不统一带来的器件性能的不稳定性。在图9的左侧,工艺A的Fin的大小不统一,边缘不光滑,工艺B的Fin非常的整齐,右侧显示了两种工艺对短沟效应的控制能力。可见,形成规则度高度统一的Fin能大大提高器件的性能。
4 FinFET性能的优化
FinFET的性能很大一部份取决于晶向。当Fin是平行或者垂直于标准的(100)晶面的wafer时,FinFET的沟道是在(110)晶面上。硅的(110)晶面相比(100)晶面来说,空穴的迁移率增强,电子的迁移率减弱。为了同时获得N
您可能关注的文档
最近下载
- 六年级下册道德与法治知识点选择题100道.docx
- 设备质量保证措施.docx VIP
- 研究人工智能在电力系统故障诊断与处理中的应用.docx VIP
- 设备质量保证措施.pdf VIP
- 数学教案_两位数减一位数不退位整十数教学设计.docx
- GZ-2022062 健康与社会照护赛项正式赛卷完整版包括附件-2022年全国职业院校技能大赛赛项正式赛卷.docx
- 信息技术在乡村学校教学中的应用研究教学研究课题报告.docx
- 2024-2025学年小学劳动二年级下册粤教版(主编:徐长发)教学设计合集.docx
- 教师党课讲稿:不忘初心,继续前进最新.doc VIP
- (word精品)2022年甘肃省兰州市诊断考试(一诊)数学试题(附答案).docx
文档评论(0)