数字电子技术11课件第五章51.pptxVIP

下载本文档

0
0
约小于1千字
约 26页
2022-05-24 发布于北京
举报
版权申诉

数字电子技术11课件第五章51.pptx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第五章; 同步时序电路设计的主要步骤;关键问题：（1）所描述的电路应包括几个状态。（2）状态之间的转换关系。（3）输出情况。; 目前所采用的方法都是直观的经验法，如：直接构图（表）法信号序列法正则表达式法 SM（时序机流程法） ;直接构图（表）法的基本思想是：设初态每加入一个输入就确定其次态直到每一个现态向次态的转换都已被确定且不再产生新的状态。 ;;;;;;S0; 例3 设计一个8421码序列检测器，输入为串行8421码，先输入高位，后输入低位，每四位为一组进行检测。当输入出现8421码时，输出Z=1 ，否则，输出Z=0 。; 状态化简：即利用状态化简技术，将原始状态表中的多余状态消去，从而求得最小化状态表。最小化状态表：包含状态数目最少的状态表。;5.2.1完全给定同步时序电路状态表的化简;5.2.1完全给定同步时序电路状态表的化简; 等效的传递性如果有状态S1和S2等效，状态S2和S3等效，则也S1和S3等效，记为：（ S1，S2），（ S2，S3）则（ S1，S3）。等效类彼此等效的状态集合，称为等效类。若有（ S1，S2），（ S2，S3）则（ S1，S2 ，S3）。 ; 最大等效类在一个原始状态表中，不能被其他等效类所包含的等效类称为最大等效类。状态化简的原则就是在原始状态表中找出所有的最大等效类，并将每个最大等效类合并为一个状态。从而得到简化的状态表。; 判别原始状态表中两个状态是否等效，通常采用下列判断标准：;;;;;(e)次态循环;00 01 10 11;;（4）最大等效类为：(A,F)，(B,C,H)，(D)，(E)，(G)