计算机软件技术基础14.pptxVIP

在系统可编程技术;时钟的描述方法;上升沿D触发器描述;方法二：使用WAIT 语句;方法三：使用上升沿检测函数;方法四：使用进程的启动特性;上升沿D触发器描述;下降沿D触发器描述;方法二：使用WAIT 语句;方法三：使用下降沿检测函数;方法四：使用进程的启动特性;下降沿D触发器描述;髙电平D触发器描述;髙电平D触发器描述;低电平D触发器描述;低电平D触发器描述;LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY D_reg IS PORT(d,clk,clr:IN STD_LOGIC; q:OUT STD_LOGIC); END D_reg; ARCHITECTURE test OF D_reg IS BEGIN PROCESS (clk, clr) BEGIN IF clr = 1 THEN q = 0; ELSIF clkEVENT AND clk = 1 THEN q = d; END IF; END PROCESS; END test;;异步复位D触发器;ARCHITECTURE test OF D_reg IS BEGIN PROCESS (clk) BEGIN IF clkEVENT AND clk = 1 THEN IF clr = 1 THEN q = 0; ELSE q = d; END IF; END IF; END PROCESS; END test;;同步复位D触发器;例：设计一异步清零、同步置数的同步8421BCD码计数器;ARCHITECTURE test OF COUNT10 IS BEGIN CO=1 WHEN (Q=1001) ELSE 0; PROCESS(CLK,R) BEGIN IF (R=0) THEN Q=0000; ELSIF (CLKEVENT AND CLK=1) THEN IF(S=1) THEN Q=DATA; ELSIF (Q=9) THEN Q=0000; ELSE Q=Q+1; END IF; END IF; END PROCESS; END test;;时序电路设计举例