VHDL第十三章位并行预置加法计数器设计 资料讲解.ppt

VHDL第十三章位并行预置加法计数器设计 资料讲解.ppt

  1. 1、本文档共56页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
13.1 8位并行预置加法计数器设计 例13-1描述的是一个含计数使能、异步复位和计数值并行预置功能的8位加法计数器。其中d (7 DOWNTO 0)为8位并行输入预置值;ld,ce,clk,rst分别为计数器的并行输入预置使能信号、计数时钟使能信号、计数时钟信号和复位信号 ;例13-1:文件名:counter.vhd LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY counter IS PORT(d:IN STD_LOGIC_VECTOR(7 DOWNTO 0) ; ld,ce,clk,rst:IN STD_LOGIC; q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0) ; END counter;;ARCHITECTURE behave OF counter IS SIGNAL count:STD_LOGIC_VECTOR( 7 DOWNTO 0); BEGIN PROCESS(clk,rst) BEGIN IF rst=’1’ THEN count=(OTHERS=’0’) ; ELSIF RISING_EDGE(Clk) THEN IF ld=’1’ THEN count=d ; ELSIF ce =’1’ THEN count= count+1; END IF; END IF; END PROCESS; q=count; END behave; ;LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD LOGIC_ARITH.ALL; ENTITY interrupt IS GENERIC(msb:INTEGER:=15); PORT(nmi,float,int,peripheral:INT STD_LOGIC; Flush_cache:OUT STD_LOGIC; Goto_addr:OUT-_STD_LOGIC(msb DOWNTO 0)) ; END interrupt;;ARCHITECTURE behave 0F interrupt工S CONSTANT nop:INTEGER:=0; ——设置地址nop=0 CONSTANT nmi_addr:integer:= #6#C5AA#; ——设置中断服务程序地址 CONSTANT float_addr:integer:=#16#CA522#; ——设置中断服务程序地址 CONSTANT int_addr:integer:=#16#CB4A#; ——设置中断服务程序地址 CONSTANT periph_addr:integer:=#16#CD2C#; ——设置中断服务程序地址 BEGIN PROCESS(nmi,float,int,peripheral) VARIABLE address:INTEGER;;BEGIN Flush_cache =’ 0’; IF nmi=’1’ THEN address:= nmi_addr; ——最高优先级 ELSIF float=’1’ THEN address:= float_addr; ——次高优先级 Flush_cache =’ 1’; ELSIF int=’1’ THEN address:= int_addr; ——再次高优先级 Flush_cache =’ 1’; ELSIF periphera=’1’ THEN address:=per

文档评论(0)

sunfuliang7808 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档