一种FPGA 的新型误码测试仪的设计与实现.docxVIP

【Word版本下载可任意编辑】 PAGE 1 - / NUMPAGES 1 一种FPGA 的新型误码测试仪的设计与实现 摘 要：本文设计实现了一种用于测量基带传输信道的误码仪，阐述了主要模块的工作原理，提出了一种新的积分鉴相同步时钟提取的实现方法，此方法能够提高同步时钟的准确度，从而提高误码测量精度。 引言  误码仪是评估信道性能的基本测量仪器。本文介绍的误码仪结合FPGA 的特点,采用全新的积分式鉴相构造，提出了一种新的误码测试方法，经多次测试验证，方案可行，设计的系统稳定。本文设计的误码仪由两部分组成：发信机和接收机。  1 发信机  发信机的主要功能是产生具有随机特性的伪随机m 序列，通过FPGA 由VHDL 编程实现。伪随机序列产生原理如下：  图1 伪随机序列产生原理图  其中，ak-i是各移位存放器的状态，Ci对应各存放器的反应系数，为1表示参与反应，为0不参与反应。反应函数为：  当级数n 和反应系数一旦确定，则反应移位存放器的输出序列确定了，m序列的一个重要的性质是：任一m序列的循环移位仍是一个m序列，序列长度为m = 2n-1 。  2 接收机  接收机主要由时钟同步模块、状态同步模块组成，其功能框图如图2 所示。  图2 误码器接收机功能框图  2.1 时钟提取模块  本单元所采用的时钟提取方法是采用新的积分鉴相来实现的，通过在一个时钟周期内对码元开展积分，判断超前滞后，从而极大的降低了因干扰信号的出现导致误调的可能性。时钟提取的原理图如下：  图3 时钟提取原理图  （1 ）鉴相器  导前- 滞后型数字鉴相器的特点是,它输出一个表示本地估算信号超前或滞后于输入信号的量.如果本地估算信号超前于输入信号,则输出“超前脉冲”, 以便利用该“超前脉冲”控制本地估算信号的相位推后。反之,则输出“滞后脉冲”,并使本地估算信号的相位前移. 导前- 滞后型数字鉴相器可分为微分型和积分型两种.由于积分型导前- 滞后数字鉴相器,具有优良的抗干扰性能. 因此本设计采用了积分型导前-滞后型数字鉴相器.  积分型导前-滞后型数字鉴相器中，本地时钟的上升沿为同相积分的清洗时刻,上升沿到来时,在本地高频时钟下，同相计数器开始计数，当输入码元是“1”时，每来一高频脉冲计数器加1计数，当输入码元是“0”时，每来一高频脉冲计数器减1计数。当下一上升沿到来时，将计数值输出，并清零计数器，计数器在高频脉冲下重新开始计数.本地时钟的下降沿为中相积分的清洗时刻,在下降沿到来时,在上述同样的高频时钟下，中相积分计数器开始计数，当码元为“1”时，计数器加1，当码元为“0”时，计数器减1。当下一下降沿到来时，将计数值输出，同时对计数器清零，重新计数。在准确同步的情况下,同相积分的积分区间正好和接收的一个码元宽度相重合,同相积分计数器输出为± T(+T表示码元为1，-T 表示码元为0)，而中相积分器的输出为0 或± T.在中相积分周期内若码元出现0→1或1→0变化，则中相积分器输出为0。在中相积分周期内,若码元没有翻转,码元始终为“1”，则中相积分计数器输出为T。若码元始终为“0”，则中相积分计数器输出为-T。若本地估算时钟超前于输入码元，当同相积分计数器的输出大于0，则随后的中相积分计数器的输出也大于0，当同相积分计数器的输出小于0时，则随后的中相积分计数器的输出也小于0。当同相积分计数器输出为+T或-T时，随后的中相积分计数器输出也为+T或-T 时，说明是处于连“1”或连“0”状态，则超前或滞后标志都为0。若本地估算时钟滞后于输入码元，当同相积分计数器的输出大于0，则随后的中相积分计数器的输出小于0，当同相积分计数器的输出小于0时，则随后的中相积分计数器的输出将大于0 。  当下降沿到来时，先检测同相计数器的输出，当为0时，如果中相计数器的输出为0，则表示还没开始检测，就没有超前滞后信息。如果中相计数器的输出不为0，则表示本地估算的时钟刚好与待检测的时钟正交，处于超前和滞后分界处，在这里对其做超前处理。如果同相计数器的输出不为0，此时如果中相计数器的输出为0，则表示刚好两时钟同步，故没有超前和滞后信息。如果中相计数器的输出为土20，即为整个码元的长度。则表示中相计数过程始终为“1”或“0”，出现连“1”或连“0”状态，为防止误操作，同样认为没有超前和滞后。如果此时中相计数器的输出不为0，也不为整个码元，则将同相计数器的输出和中相计数器的输出的符号位开展异或，即两者符号相同表示超前，符号不同表示滞后。  （2）双相高频时钟源与停扣控制电路  双相高频时