惠州CPU项目建议书.docx

泓域咨询/惠州CPU项目建议书  惠州CPU项目 建议书 xxx（集团）有限公司  报告说明 PCIe设计规范包含三层架构，数据报文首先在设备的核心层(DeviceCore)中产生，然后经过该设备的事务层(TransactionLayer)、数据链路层(DataLinkLayer)和物理层(PhysicalLayer)发送出去。接收端的数据也需要通过物理层、数据链路和事务层，并最终到达DeviceCore。每一层都分为发送和接受两个功能块。 根据谨慎财务估算，项目总投资27605.78万元，其中：建设投资23152.08万元，占项目总投资的83.87%；建设期利息228.24万元，占项目