关三极管倒置状态.pptx

第1页/共51页与非门工作原理：(输入为高)“H”“H”“L”VA=VBV T1工作在倒置状态，IR1全部流向T2基极输入漏电流IIH，从多发射极流入T2 , T5饱和, T2v, T2发射极(T5基极)的电压V。由于T5饱和，所以：输出电压: VoL =Vces5V =”L”输出电流 IoL：从外电路流向T5由于T2饱和,所以T2集电极的电压为1V,T3,微导通， T4 截止第2页/共51页2.3 常用的中规模组合逻辑电路译码器（Decoder)数据选择器运算器（算数逻辑单元 ALU）第3页/共51页译码器的功能分类 1．用来表示输入变量状态全部组合的，称变量译码器 N位输入，2N输出。 常见的集成化译码器有2-4、3-8、4-16 2．码制译码器：如8421码变换为循环码等 3．显示译码器：控制数码管显示第4页/共51页CPUA0A0译码器A1A1D0~D31Y0Y1Y2Y3D0~D31CSD0~D31CSD0~D31CSD0~D31CS外设0外设1外设2外设3译码器的设计需求(设计步骤一）功能级设计要求：A0=0，A1=0时，外设0工作A0=1，A1=0时，外设1工作A0=0，A1=1时，外设2工作A0=1，A1=1时，外设3工作信号级设计要求：A0=0，A1=0时，Y0=0，Y1,Y2,Y3=1A0=1，A1=0时，Y1=0，Y0,Y2,Y3=1A0=0，A1=1时，Y2=0，Y0,Y1,Y3=1A0=1，A1=1时，Y3=0，Y0,Y1,Y2=1第5页/共51页逻辑示意图真值表 输 入输 出Y0A A BY0Y1Y2Y3 Y1 0 00 1 1 1B输出表达式Y2 1 01 0 1 1 0 11 1 0 1Y3 1 11 1 1 02-4译码器真值表和输出表达式（设计步骤二）定义：2－4译码器是指2输入－4输出的变量译码器。2输入,4输出.对应输入的每一种组合，唯一只有一个输出为“0”.只用与非门实现的输出表达式第6页/共51页Y0A输出表达式Y1BY2Y3按照输出表达式画出逻辑图（步骤三）有没有什么问题？第7页/共51页Y0AY1BY2Y32-4检查可能出现的问题（步骤四）2输入－4输出译码器电路由输入缓冲部分和译码部分组成。输入缓冲部分使得对外负载只有一个，减轻前面电路的负担。输入缓冲部分译 码 部 分第8页/共51页画逻辑图时注意几个问题要求：逻辑图要美观，可读性要好具体要注意：逻辑图中逻辑门(或逻辑器件)布局要合理，逻辑性强逻辑图中的连线布局合理，无连接交叉点要少相接连线的交叉点要画上连接符第9页/共51页Y0Y13－8译码器逻辑示意图C为最高位，A为最低位AY2Y3BY4CY5Y6Y73-8译码器定义，逻辑示意图定义：3－8译码器是指3输入－8输出的变量译码器。第10页/共51页真 值 表 输 入输 出 A B CY0Y1Y2Y3Y4Y5Y6Y7 0 0 00 1 1 1 1 1 1 1 1 0 01 0 1 1 1 1 1 1 0 1 01 1 0 1 1 1 1 1 1 1 01 1 1 0 1 1 1 1 0 0 11 1 1 1 0 1 1 1 1 0 11 1 1 1 1 0 1 1 0 1 11 1 1 1 1 1 0 1 1 1 11 1 1 1 1 1 1 03-8译码器真值表和逻辑表达式输出表达式只用与非门实现的输出表达式第11页/共51页Y0Y1Y2AY3BY4CY5Y6Y7按照输出表达式画出3－8译码器的逻辑图第12页/共51页功能表 设置使能端（Enable） A BY0Y1Y2Y31 X X1 1 1 1Y0当 ＝0，译码器使能 A0 0 00 1 1 1Y10 1 01 0 1 1当 ＝1，译码器禁止BY20 0 11 1 0 10 1 11 1 1 0Y3有使能端 的2-4译码器逻辑示意图 第13页/共51页Y0AY1BY2Y3有使能端E的2-4译码器第14页/共51页译码器使能端E的作用在集成电路中增加控制使能(Enable)端E，是电路设计中常用的技术，使得集成电路更