原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第1页/共24页Solaris 基本操作登录基本命令操作列表删除文件、文件夹复制文档移动文档Cadence 软件简介第一章 Solaris操作系统 及Cadence软件简介第2页/共24页第二章 TOP-DOWN设计流程 优点编程容易前后端分离及时纠错减少重复设计提高IP复用率自动化程度高有效减少设计周期第3页/共24页 Matlab COSSAP SPW------------ Active-HDL Modelsim VSS Verilog_XL------------ DesignCompiler Ambit------------- VSS ------------- SE------------- Verilog_XL VSS ------------- Diva Dracula-------------HHspice Star_sim-------------Matlab仿真COSSAP仿真C语言仿真HDL代码设计HDL行为级仿真yesASIC综合约束ASIC逻辑综合no综合后仿真OK？yes标准单元仿真库标准单元布局布线no版图后仿真OK？yes版图DRCLVSno版图后管子级仿真 OK?管级模型库yes流片数字集成电路设计流程第4页/共24页第三章 RTL级硬件描述语言源程序 的Ambit综合 Ambit启动界面第5页/共24页第三章 RTL级硬件描述语言源程序 的Ambit综合综合库加载第6页/共24页第三章 RTL级硬件描述语言源程序 的Ambit综合设计文件输入第7页/共24页第三章 RTL级硬件描述语言源程序 的Ambit综合时序约束第8页/共24页第三章 RTL级硬件描述语言源程序 的Ambit综合设计综合及优化第9页/共24页第四章 数字系统的自动布局布线流程 SE环境第10页/共24页第四章 数字系统的自动布局布线流程 布局布线库文件LEFGCF第11页/共24页第四章 数字系统的自动布局布线流程 布局布线库输入第12页/共24页第四章 数字系统的自动布局布线流程 设计网表输入第13页/共24页第四章 数字系统的自动布局布线流程 初次布局第14页/共24页第四章 数字系统的自动布局布线流程 定制IO布局第15页/共24页第四章 数字系统的自动布局布线流程 定制IO布局第16页/共24页第四章 数字系统的自动布局布线流程 电源、地的优先布线第17页/共24页第四章 数字系统的自动布局布线流程 电源、地的优先布线第18页/共24页第四章 数字系统的自动布局布线流程 Cell的放置第19页/共24页第四章 数字系统的自动布局布线流程 Cell的放置第20页/共24页第四章 数字系统的自动布局布线流程 电源、地等特殊信号的布线第21页/共24页第四章 数字系统的自动布局布线流程 全局布线第22页/共24页第四章 数字系统的自动布局布线流程 全局布线第23页/共24页第五章 设计验证DRCERCLVS第24页/共24页谢谢您的观看！
文档评论（0）