多路彩灯控制器的设计与分析.ppt

第2章 多路彩灯控制器的设计与分析 ;2.1 系统设计要求 ;2.2 系统设计方案 ;图2.1 彩灯控制器组成原理图 ;2.3 主要VHDL源程序 ; CLR:IN STD_LOGIC; CLK:OUT STD_LOGIC); END ENTITY SXKZ; ARCHITECTURE ART OF SXKZ IS SIGNAL CLLK:STD_LOGIC; BEGIN PROCESS(CLK_IN,CLR,CHOSE_KEY) IS VARIABLE TEMP:STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN IF CLR=1 THEN --当CLR=1时清零，否则正常工作; CLLK=0;TEMP:=000; ELSIF RISING_EDGE(CLK_IN) THEN IF CHOSE_KEY=1 THEN IF TEMP=011 THEN TEMP:=000; CLLK=NOT CLLK ; ELSE TEMP:=TEMP+1; END IF; ; -- 当CHOSE_KEY=1时产生基准时钟频率的1/4的时钟信号，否则产