全加器实验报告.docxVIP

4 位全加器的设计实验报告 班级：通信 12-2 班 学号姓名：韦建萍一、实验目的 熟悉利用 Quartus II 的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个 4 位全加器的设计，掌握利用 EDA 软件进行原理图输入方式的电子线路设计的详细流程。 二、 实验原理 一个 4 位全加器可以由 4 个一位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出 cout 与相邻的高位加法器的最低进位输入信号 cin 相接。 加法器举例说明：设M = 1101 ，N = 1110，CIN=0， 则 1、 半加器（设其名为h_adder）的电路