数字电路后端设计逻辑综合资料.pptxVIP

数字电路后端设计逻辑综合资料 2 概述 综合是将RTL源代码转换成门级网表的过程。 电路的逻辑综合一般由三个步骤组成，即 综合＝转化＋逻辑优化＋映射（见下页图） （Synthesis＝Translation＋Logic Optimization＋Mapping） 在综合过程中，优化进程尝试完成库单元的组合，使组合成的电路能最好地满足设计的功能、时序和面积的要求 综合是约束驱动（constraint driven）的，给定的约束是综合的目标。约束一般是在对整个系统进行时序分析得到的，综合工具会对电路进行优化以满足约束的要求。 综合以时序路径为基础进行优化。 常用的综合工具有Synopsys公司的Design Compiler 和Candance公司的Enconter RTL Compiler 第1页/共59页 3 第2页/共59页 4 综合过程中时序与面积的关系 从下图中可以看出面积与延迟的折衷关系，综合工具以约束为指导，在满足时序的情况下获得最小面积。如果不施加约束，综合工具会产生非优化的网表，而这是不能满足要求的网表。所以约束对于综合来说是必不可少的。