时序线路的设计课件.pptVIP

5.1 同步时序线路设计方法概述 5.2 原始状态表的构建方法 5.3 状态表的化简 5.4 状态编码 5.5 时序线路设计举例 一、设计的概念 同步时序逻辑设计是同步时序逻辑分析的逆过程，即按课题给定的逻辑功能，画出满足条件的时序电路。 二、设计步骤 （建立最简状态表） 状态化简 （建立原始状态表） 逻辑问题描述 （建立编码状态表） 状态编码 （建立最简输出及控制函数） 设计组合线路 （考虑工程问题） 画逻辑图 三、举例 用与非门和D触发器设计一个同步时序逻辑电路，以检测输入的信号序列是否为连续的“110” 第一步：确定输入变量和输出函数 第二步：建立原始状态表 a b 0 0 c 0 1 d 0 00 01 e 0 10 11 f 0 g 0 000 d 0 001 e 0 010 f 0 011 g 0 100 d 0 101 e 0 110 f 1 111 g 0 三、举例 0 1 a b c d e f g s x b,0 c,0 d,0 e,0 f,0 g,0 d,0 e,0 f,0 g,0 d,0 e,0 f,1 g,0 第三步：建立最简状态表及状态图 中间状态表 　 ? ?????? XS 0 1 a q1,0 q2,0 q1 q1,0 q2,0 q2 q1,0 g,0 g q1,1 g,0 用q1