实验4锁存器和触发器.pdfVIP

实验 4 触发器和锁存器实验 锁存器和触发器是时序电路的基本构件。锁存器和触发器都是由独立的逻辑门 电路和反馈电路构成的，锁存器在时钟信号为有效电平的整个时间段，不断监测 其所有的输入端，此段时间内的任何满足输出改变条件的输入，都会改变输出；触发 器只有在时钟信号变化的瞬间才改变输出值。 常见的有 RS 锁存器、D 锁存器、D 触发器、JK 触发器和 T 触发器等，其中 最常用的是 D 触发器，在 FPGA 器件中，时序逻辑电路多由 D 触发器实现。 本次实验的目的是复习锁存器和触发器的工作原理，复习时序电路