原创力文档- 0
- 0
- 约1.72万字
- 约 15页
- 2023-03-11 发布于北京
- 举报
本实用新型实施例提供一种存储器和存储器测试系统，其中，存储器包括：输入电路，适于接收外部时钟信号，并输出第一测试时钟信号；测试路径选择电路，与输入电路连接，适于根据读出时钟命令输出第二测试时钟信号；输出电路，与测试路径选择电路连接，适于将第二测试时钟信号转换为第三测试时钟信号输出到存储器外部，本实用新型实施例通过量化时钟信号输入被测试的每一个芯片的时间延迟，从而获取芯片的实际输出延迟，提高了多芯片并行测试的准确性。
(19)中华人民共和国国家知识产权局
(12)实用新型专利
(10)授权公告号 CN 213459060 U
(45)授权公告日 2021.06.15
(21)申请号 202022446104.9
(22)申请日 2020.10.27
(73)专利权人 长鑫存储技术有限公司
文档评论（0）