PFGA期末考试试卷c卷.pdfVIP

三 1. 为什么IEEE修订了新的数据类型STD_LOGIC? 2 分别指出 下的VHDL描述是否可综合？说明理由。 ⑴ architecture beh2 of mux2 is begin begin wait on a ; with sel_0 select C= not a;