DDR SDRAM的内部结构Cell Structure分析和总结.docxVIP

最近想对 DDR 了解多一点，看标准的时候发现有些概念还是不清楚，比如预充电Precharge 是什么？刷新 Refresh，又是为什么？要知道这些问题的答案，就需要知道 DDR 内部存储单元结构，通过查阅资料，总结如下，分享给大家。 DDR SDRAM Bit Cells DDR SDRAM 是类似一个网格阵列，其中基本存储单元称之为cell。 每个 Cell 包含一个电容 Cbit 和一个 FET 管，能个存储一个 bit 的数据。如下图。Row(word)line 称为字线，也就是 DDR 的行地址线，它连在了 FET 的 g 极。通过控制字线电压就可以控制 FET 的开启与关闭了，也就可以对 Cbit 电容进行充电或者是放电了。 Cbit 里面如果存储有电荷，即 S 端电压为 VCC，那么就是存储的 1，否则就是存储的 0。Ccol 为寄生电容。 Cell 是如何读写的呢？ 以上图 Cell0 为例子读过程 1---首先关闭所有字线，W0，W1…Wn。让所有 FET 均不导通。 2---然后将位线 B0 通过预充电开关 Precharge（图中未画出）拉到 Vcc/2，即 VB0=Vcc/2。 （这个操作就是预充电 Precharge） 3---再断开预充电开关 Precharge Switch，停止充电。4---将 W0 置为高电平 Vcc，此时 Cell0 的 FET 导通。 如果原来存储的是 1，Cbit 电压大于 VB0，那么 Cbit 会对字线 B0 充电，使得 VB0Vcc/2，此时 VB0 经过放大器 Sense AMP 后放大电压到 VCC 电平，即读出 1。 如果原来存储的是 0，Cbit 电压小于 VB0，于是字线 B0 会对 Cbit 充电，使得 VB0VCC/2，此时 VB0 经过放大器 Sense AMP 后电压被拉直 GND，即读出 0。 写过程写 0 1---首先将位线 B0 拉低 2---然后将 W0 拉高，打开 FET，Cbit 通过 B0 放电置 GND 3---拉低 W0，完成写入 0 写 1 1---首先将位线 B0 拉高 2---然后将 W0 拉高，打开 FET，Cbit 通过 B0 充电至 VCC 3---拉低 W0，完成写入 1 DDR 为什么要刷新 其实了解了 Cell 结构，这个答案就很清楚了，DDR 的数据保存就是通过 Cbit 电容保存电荷，因为漏电流的存在，如果长时间不操作Cell，那么电荷就会漏光，保存的数据就没有了。 所以为了保存住数据，需要定期对 Cell 单元里面的数据进行读取，然后再写入，这个过程就叫刷新。