原创力文档- 1
- 0
- 约8.51千字
- 约 9页
- 2023-04-27 发布于北京
- 举报
公开了基于FPGA的金融加速卡解码穿透延迟的测量系统及方法。本发明通过FPGA模块调用存储模块内的行情数据，加载时间戳后，发送给被测金融加速卡，被测金融加速卡进行数据解析后，将解析后的行情数据反馈给FPGA模块，FPGA模块测量时间戳的所用延迟而得到被测金融加速卡的穿透延迟，修正路径传输延迟参数而得到最终的加速卡解析穿透延迟指标，相比于CPU测量时间戳，占用服务器CPU资源少、测试线路简单、测试精度高、操作简单、能够实现随时随地的便携式测试。
(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 114138582 A
(43)申请公布日 2022.03.04
(21)申请号 202111491119.X G06F 13/40 (2006.01)
(22)申请日 2
文档评论（0）