计组实验报告.docxVIP

武汉大学计算机学院 计算机科学与技术专业 CPU 设计实验报告 实验名称:开放式实验 CPU 设计课题名称: 计算机组成原理 班 级: 指导教师： 徐 爱 萍组 长: 组 员: 二零一五年三月 PAGE PAGE 1 目录 目录 1 实验环境 2 Quartus Ⅱ介绍 2 硬件描述语言（VHDL） 3 实验的主要成果 3 实验要求 5 2. 1 指令格式要求 5 2 指令流程及微信号序列分析 6 ADD 指令分析 6 ADC 指令分析 7 SUB 指令分析 7 SBC 指令分析 7 INC 指令分析 7 DEC 指令分析 8 SHL 指令分析 8 SHR 指令分析 8 MOVR 指令分析 8 MOVD 指令分析 9 LDRR 指令分析 9 STRR 指令分析 10 JMP 指令分析 10 JRC 指令分析 11 JRZ 指令分析 11 JRS 指令分析 11 CLC 指令分析 11 STC 指令分析 11 部件仿真实验 11 八个通用寄存器设计与仿真 11 设计代码 11 RTL 连接图 17 仿真过程 17 算术逻辑单元设计与仿真 18 设计代码 18 RTL 连接图 21 仿真过程 22 CPU 设计 23 取指设计 23 指令译码的设计 25 执行部分设计 28 存储器部分设计 31 通用寄存器组设计 32 寄存器输出设计 36 程序包设计 37 顶层实体设计 41 测试报告 45 规则文件 45 测试文件 45 指令测试 46 6 实验总结 53 实验环境 Quartus Ⅱ介绍 QuartusⅡ是 Altera 公司的综合性 PLD/FPGA 开发软件，原理图、VHDL、VerilogHDL 以及 AHDL 等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整 PLD 设计流程。QuartusⅡ提供了方便的设计输入方式、快速的编译和直接易懂的器件编程。能够支持逻辑门数在百万门以 上的逻辑器件的开发，并且为第三方工具提供了无缝接口。QuartusⅡ支持多种器件系列。QuartusⅡ软件包的编程器是系统的核心，提供功能强大的设计处理， 设计者可以添加特定的约束条件来提高芯片的利用率。 硬件描述语言（VHDL） 在自顶向下的设计方法中，硬件描述语言如 VHDL 可以在高于逻辑级的抽象层次上用简练的方式提供精确的描述。 把设计任务分解到可控制的规模的方法形成了层次结构。层次结构的优点如 下： 在希望抽象的层次上，可以对设计进行精确而简练的描述。 在同一时刻，只需设计系统某一部分的细节，这有利于组织并行的设 计工作，开展大规模工程设计，而不是个人单兵作战。 把注意力集中在系统可以控制的一部分，有助于减少设计错误和排错时间。 对各个模块分别进行仿真、测试、功能校验。 分阶段地进行设计，逐步加入各个构造模块。 VHDL 的功能非常强大，不仅适合仿真，构建一个大的系统，对系统的行为进行描述，也适合设计具体的硬件电路。VHDL 的全称是 Very High Speed Integrated Circuit Hardware Description Language，即超高速集成电路描述语言。硬件描述语言有许多种，如ABEL、Verilog 等，VHDL 是其中著名的一种硬件描述语言。VHDL 要适用于许多复杂的情况，还要适应各种硬件设计人员原先的习惯方式和设计风格，因此设计得比较全面。 实验的主要成果 整个实验的过程可以被分为三个部分：通用寄存器组仿真、算术逻辑单元仿真、实验 CPU 设计及调试。 通用寄存器组仿真。 了解通用寄存器组的用途及对 CPU 的重要性；掌握通用寄存器组的设计方法；其中共有 4 个 16 位的寄存器，具有复位功能和写入读出功能。 4 个 16 位寄存器的通用寄存器组的框图如下图： 算术逻辑单元仿真。掌握运算器的工作原理；验证运算器的功能；实现了对二进制数据进行定点算术运算、逻辑运算和传送数据操作。 算术运算包括定点加减运算；逻辑运算主要有逻辑与、逻辑或、逻辑非操作。具体操作码及其实现的操作见下表： 实验 CPU 设计及调试。 成功编写了 CPU 的设计代码；掌握计算机的工作原理，建立清晰的计算机整体概念；掌握调试软件的使用方法，成功对 CPU 进行调试。 基本 CPU 指令集 基本 CPU 指令集 操作码 指令 功能 寻址 格式 00000 ADD DR,SR DR←DR+SR 寄存器 R 型 00001 ADC DR,SR DR←DR+SR+C 寄存器 R 型 00010 SUB