半导体器件及其制作方法、三维存储器.pdfVIP

下载本文档

0
0
约2.22万字
约 28页
2023-05-07 发布于北京
举报
版权申诉

半导体器件及其制作方法、三维存储器.pdf

1、本文档共28页，其中可免费阅读27页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本申请实施例公开了一种半导体器件及其制作方法、三维存储器，半导体器件的制作方法包括提供第一衬底，于所述第一衬底的一侧面形成堆叠结构，在所述堆叠结构中形成沿第一方向延伸的沟道孔，在所述沟道孔的底部进行冲孔，以形成沿所述第一方向延伸至所述第一衬底的连接槽，所述连接槽与所述沟道孔连接，在所述存储层的内表面和所述连接槽的内表面形成沟道层，所述沟道层与所述第一衬底电性连接；本申请提供了一种新的沟道层与第一衬底(源极层)连接的方式，实现即使3DNAND的堆叠结构的层数过多，仍旧能够实现沟道层与第一衬底(源

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114388517 A (43)申请公布日 2022.04.22 (21)申请号 202210020423.4 H01L 27/11582 (2017.01)