半导体器件、具有其的三维存储器及存储系统.pdfVIP

下载本文档

0
0
约1.89万字
约 19页
2023-05-09 发布于北京
举报
版权申诉

半导体器件、具有其的三维存储器及存储系统.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本申请提供了一种半导体器件、具有其的三维存储器及存储系统。该半导体器件包括：半导体衬底；多个晶体管结构，设置于半导体衬底的一侧；隔离结构，设置于半导体衬底中，隔离结构用于将半导体衬底分隔出多个有源区，各晶体管结构包括栅极、栅介质层和源/漏区，栅介质层和栅极层叠设置于有源区表面，源/漏区位于栅极两侧的有源区中；多个第一导电通道，设置于半导体衬底上，且第一导电通道与源/漏区连接设置；半导体连线层，设置于隔离结构远离半导体衬底的一侧表面，且半导体连线层连接被隔离结构间隔的至少一对相邻第一导电通道。本申

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114497054 A (43)申请公布日 2022.05.13 (21)申请号 202210130063.3 H01L 27/11578 (2017.01)