一种并行伪随机码发生器及方法.pdfVIP

下载本文档

0
0
约1.25万字
约 15页
2023-05-09 发布于北京
举报
版权申诉

一种并行伪随机码发生器及方法.pdf

1、本文档共15页，其中可免费阅读14页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明提供了一种并行伪随机码发生器及方法，发生器包括G1寄存器组、G1更新并行电路、G2寄存器组、G2更新并行电路、逻辑运算单元。本发明增加了线性移位寄存器的数量，同时把更新逻辑由常规的单路输出增加为并行多路输出，将并行伪码计算单元计算得到的多个伪码码片信号用来更新多路的线性移位寄存器单元实现并行更新，从而能够实现单时钟周期内实现多个反馈比特的并行产生，实现了N个伪码码片的并行输出。与常规的伪码发生电路相比，本发明能够在原有时钟频率的1/N完成一个伪码周期内的全部码片输出。本发明方案在不增加成本

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114489567 A (43)申请公布日 2022.05.13 (21)申请号 202111593821.7 (22)申请日 2021.12.23 (71)申请人诺领科技（南京）有限公司地址 2