原创力文档- 2
- 0
- 约1.33万字
- 约 10页
- 2023-05-30 发布于四川
- 举报
本发明涉及一种时间寄存器及用于时间‑数字转换器的时域运算电路，采用基于延迟链结构的时间寄存器完成对输入时间信号的保存，解决了大量程与实现芯片低功耗以及控制芯片面积的矛盾，同时提高了时间寄存器工作时的稳定性以及抗噪声性能，并采用时间寄存器的不同连接方式组成时域运算电路，为后级时间‑数字转换器(TDC)提供输入信号，完成对时间信号的保存、相加、相减、积分功能，提高了对时间信号的处理效率。
(19)中华人民共和国国家知识产权局
(12)发明专利
(10)授权公告号 CN 112445121 B
(45)授权公告日 2021.04.16
(21)申请号 202110133385.9 (56)对比文件
文档评论（0）