原创力文档- 2
- 0
- 约1.12万字
- 约 10页
- 2023-06-02 发布于四川
- 举报
本发明提供了一种游程解码数字电路，包括解码控制模块以及两个解码器，所述解码控制模块用于获取不同数据类型的压缩数据，并根据第一预设逻辑将获取的所述压缩数据发送给所述解码器，所述解码器用于将获取的所述压缩数据解码为预设格式的图片流数据并根据第二预设逻辑输出。如此配置，以硬件方式进行解码，具有实时性；同时，两个所述解码器互为缓冲，各自都具有足够的时间将接收到的压缩数据进行解码，从而避免出现普通硬件解码电路输出的图片流数据容易出现的中断和延迟，满足了OSD功能中对于待叠加的图片流数据的要求。
(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 112600565 A
(43)申请公布日 2021.04.02
(21)申请号 202011506128.7
(22)申请日 2020.12.18
(71)申请人 上海集成电路研发中心有限公司
文档评论（0）