原创力文档- 10
- 0
- 约1.82万字
- 约 15页
- 2023-06-04 发布于四川
- 举报
本公开提供一种10bitsSARADC电路架构，包括：第一开关SW1，用于在模拟信号输入端和地之间进行切换；DAC模块，连接至第一开关，用于对模拟输入信号进行采样和逐次逼近处理得到第一信号；比较器，正输入端与所述DAC模块相连并接收所述第一信号，负输入端输入参考信号，所述比较器被配置成根据所述第一信号与所述参考信号的大小关系生成第二信号；第二开关SW2，连接于DAC模块和参考信号输入端之间；控制逻辑模块，与所述比较器的输出端相连，用于根据所述第二信号得控制所述DAC模块对所述模拟输入信号进行
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 116208164 A
(43)申请公布日 2023.06.02
(21)申请号 202310193708.2
(22)申请日 2023.02.23
(71)申请人 中国科学院半导体研究所
地址 1
文档评论（0）