1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 行业资料
  5. 国内专利

一种基于FPGA的孪生神经网络硬件加速方法和IP核.pdfVIP

  • 1
  • 0
  • 约1.58万字
  • 约 14页
  • 2023-06-06 发布于四川
  • 举报

一种基于FPGA的孪生神经网络硬件加速方法和IP核.pdf

    本申请的实施例提供了一种基于FPGA的孪生神经网络硬件加速方法和IP核，该方法包括：对训练完成的孪生神经网络的前向传播过程进行IP核封装，并设计输入输出接口、数据存储方式以及顶层函数；优化封装后的IP核：对所有参数的数据类型进行量化处理；按照卷积核大小和卷积核通道数两个维度对卷积过程进行展开，并对所有循环过程采用pipeline流水化方式实现资源的分时复用；以及对模型各层中间计算结果进行分块处理，并将两条网络分支独立并行执行；将优化后的IP核进行RTL封装。本申请通过对网络进行算法封装和并行化、

    (19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 115730643 A (43)申请公布日 2023.03.03 (21)申请号 202211506841.0 (22)申请日 2022.11.29 (71)申请人 天津津航计算技术研究所 地址 30

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >